| 講演抄録/キーワード |
| 講演名 |
2014-01-28 15:00
[ポスター講演]同期後の動作が簡略化可能な0.5V駆動サブスレッショルドDPLLの設計 ○渡辺晃輔・原田知親(山形大) ICD2013-129 |
| 抄録 |
(和) |
本研究では、電源電圧0.5V、サブスレッショルド領域で動作するDPLL回路の検討を行った。同期後の微調動作を、加算器等を使わずにカウンタのみの回路に簡略化することで更なる低消費電力化を図る。その結果、構成するフリップフロップの動作速度により、稀にハザードやサイクルスリップ等が発生してしまうが、5µW以下の消費電力で1MHz(周期:1.0 µsec)と909.09kHz(周期:1.1 µsec)での同期動作に成功した。また、微調動作時の消費電力は4.75µWとなった。 |
| (英) |
In this paper, we design and evaluate the 0.5V subthreshold DPLL circuit. Under synchronization, fine tuning operation is used by only simple up-down counter for more low power consumption. In rare cases, a cycle slip and hazard are generated because of the limitation of operating speed of flip-flops, but we succeed 1 MHz (period: 1.0 µsec) and 909.09 kHz (period: 1.1 µsec) synchronous operation at less than 5.0μW. Power consumption of the fine tuning operation is 4.75μW. |
| キーワード |
(和) |
サブスレッショルド / DPLL / 低消費電力 / / / / / |
| (英) |
Subthreshold / DPLL / Low power consumption / / / / / |
| 文献情報 |
信学技報, vol. 113, no. 419, ICD2013-129, pp. 67-72, 2014年1月. |
| 資料番号 |
ICD2013-129 |
| 発行日 |
2014-01-21 (ICD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
ICD2013-129 |