| 講演抄録/キーワード |
| 講演名 |
2014-03-04 09:15
集合対間配線に対する配線長差削減アルゴリズムの改良 ○山本祐作・高橋篤司(東工大) VLD2013-142 |
| 抄録 |
(和) |
近年の回路の高速化に伴い,
信号の伝搬遅延を高い精度で実現することが求められている.
プリント基板(PCB)の配線設計においては配線長を制御することにより
所望の伝搬遅延を実現する.
本稿は,接続要求が端子間には与えられず,
2つの端子集合の間に与えられる集合対間配線問題において,
配線長をできる限り精密に制御することを目的とし,
総配線長最小の条件のもとで効率的に配線長差を
削減する既存のアルゴリズムを改良する. |
| (英) |
Recent advances in circuit speed force to realize signal propagation delay accurately.
In PCB routing design,
desired signal propagation delay is realized by controlling the wire length of a route.
In this paper, for set pair routing problem
in which connection requirements are given between a pair of terminal sets,
an existing algorithm that reduces the length difference under
the minimum total length constraint is improved. |
| キーワード |
(和) |
集合対間配線問題 / 総配線長 / 最大配線長 / 配線長差 / / / / |
| (英) |
set pair routing problem / total length / maximum length / length difference / / / / |
| 文献情報 |
信学技報, vol. 113, no. 454, VLD2013-142, pp. 49-54, 2014年3月. |
| 資料番号 |
VLD2013-142 |
| 発行日 |
2014-02-24 (VLD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
VLD2013-142 |