| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-03-04 13:50 ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 ○宮辺祐太郎・高橋篤司・松井知己（東工大）・小平行秀（会津大）・横山陽子（東芝）  VLD2013-149 |
|
| 抄録 | （和） | 最先端の半導体製造プロセスでは，デザインルールに従いパターンを生成してもリソグラフィーシミュレー ションによってホットスポットが検出され，パターンの修正が求められることがある．時間の掛かるリソグラフィー シミュレーションの実行をできる限り避け，短時間で設計を収束させるために，局所的な修正でホットスポットを解 消することが望まれる．本研究では，ダブルパターニングにおいてホットスポットを解消するためにパターンのマス ク割り当てを変更する際にスティッチを挿入することで修正の拡大を抑える手法を提案する．提案手法では，パター ン修正問題を，パターンの面積に比例したコストを持つ点と，制約違反とスティッチに関連するコストを与えた辺か らなるグラフにおいて，コストを最小化する問題へ定式化する．さらに，このコスト最小化問題を最大カット問題に 変換し，最大カットを半正定値計画法を用いた近似手法を用いて求めることでコストが小さい修正を得る． |
| （英） | In advanced semiconductor manufacturing processes, even though a pattern is generated according to a design rule, hot spots are often detected by a lithography simulation, and pattern modi cation is required. In order to complete the design in a short time, it is desired to remove hot spots by local pattern modi cation to avoid time-consuming lithography simulation as much as possible. In this paper, we propose a method to reduce the area where lithography simulation is required when hot spots are tried to be removed by changing the mask assignment of pattern in the double patterning. Our proposed method inserts stitches effectively. In our proposed method, the problem nding an appropriate modi cation is formulated as a cost minimization problem on a graph where a vertex has a cost which is proportional to its area and where an edge has a cost which is related to con ict and stitch. Then, the problem is converted to a maximum cut problem and is solved by using semi-de nite programming. |
|
| キーワード | （和） | ダブルパターニング / 最大カット問題 / 半正定値計画法 / / / / / |
| （英） | Double Patterning / Maximum cut problem / Semi-De nite Programming / / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 454, VLD2013-149, pp. 87-92, 2014年3月. | |
| 資料番号 | VLD2013-149 | |
| 発行日 | 2014-02-24 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2013-149 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2014-03-03 - 2014-03-05 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | Design Technology for System-on-Silicon |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 |
| サブタイトル（和） | |
| タイトル（英） | Local Pattern Modification Method for Lithographical ECO in Double Patterning |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ダブルパターニング / Double Patterning |
| キーワード(2)（和/英） | 最大カット問題 / Maximum cut problem |
| キーワード(3)（和/英） | 半正定値計画法 / Semi-De nite Programming |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮辺 祐太郎 / Yutaro Miyabe / ミヤベ ユウタロウ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 松井 知己 / Tomomi Matsui / マツイ トモミ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第4著者 氏名（和/英/ヨミ） | 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ |
| 第4著者 所属（和/英） | 会津大学 (略称： 会津大) University of Aizu (略称： Univ. of Aizu) |
| 第5著者 氏名（和/英/ヨミ） | 横山 陽子 / Yoko Yokoyama / ヨコヤマ ヨウコ |
| 第5著者 所属（和/英） | 東芝 (略称： 東芝) Toshiba (略称： Toshiba) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-03-04 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2013-149 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.454 |
| ページ範囲 | pp.87-92 |
| ページ数 | 6 |
| 発行日 | 2014-02-24 (VLD) |
[研究会発表申込システムのトップページに戻る]