お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-03-05 14:55
同期・非同期混合回路方式とその設計手法
加藤孝太郎金子峰雄北陸先端大VLD2013-164
抄録 (和) 本論文では, 同期式回路と非同期式回路の利点を活かすことを目的に, 一つの計算アルゴリズムを実行する回路ブロック内に同期・非同期回路を混合させる設計手法の提案を行う.
提案した設計では,同期回路部がクロック信号によって状態遷移するFSMにて制御され,非同期回路部がQ素子のネットワークによって制御されることを基本とし,両者が連携して正しく計算を実行するためのレジスタ転送レベルの制御構造を「制御器動作グラフ」と名付けたグラフ構造にて表現する.これにより,同期・非同期間で共用されるデータに付随する制御や,資源割り当てに付随する制御を表現することができ,同期・非同期回路の混合を可能にしている. 
(英) In this paper, we have studied a design method of a mixed synchronous asynchronous circuit. In the proposed method, the synchronous part of the datapath is controlled by a clock-driven FSM and the asynchronous part is controlled by a network of Q-elements. In order to establish the collaboration between FSM and Q-network and to execute application algorithm correctly, additional control structures are introduced for reading data sharing between synchronous and asynchronous parts, resource sharing, etc. Based on those discussions, we have demonstrated a procedure to synthesize a mixed synchronous-asynchronous circuit from a given application algorithm.
キーワード (和) 同期式回路 / 非同期式回路 / ハンドシェイク信号 / 同期・非同期混合回路 / / / /  
(英) Synchronous circuit / Asynchronous circuit / Handshake signal / Mixed Synchronous-Asynchronous Circuit / / / /  
文献情報 信学技報, vol. 113, no. 454, VLD2013-164, pp. 165-170, 2014年3月.
資料番号 VLD2013-164 
発行日 2014-02-24 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2013-164

研究会情報
研究会 VLD  
開催期間 2014-03-03 - 2014-03-05 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英) Design Technology for System-on-Silicon 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2014-03-VLD 
本文の言語 日本語 
タイトル(和) 同期・非同期混合回路方式とその設計手法 
サブタイトル(和)  
タイトル(英) A Design Method of Mixed Synchronous-Asynchronous Circuit 
サブタイトル(英)  
キーワード(1)(和/英) 同期式回路 / Synchronous circuit  
キーワード(2)(和/英) 非同期式回路 / Asynchronous circuit  
キーワード(3)(和/英) ハンドシェイク信号 / Handshake signal  
キーワード(4)(和/英) 同期・非同期混合回路 / Mixed Synchronous-Asynchronous Circuit  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 加藤 孝太郎 / Kotaro Kato / カトウ コウタロウ
第1著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science and Technology (略称: JAIST)
第2著者 氏名(和/英/ヨミ) 金子 峰雄 / Mineo Kaneko / カネコ ミネオ
第2著者 所属(和/英) 北陸先端科学技術大学院大学 (略称: 北陸先端大)
Japan Advanced Institute of Science and Technology (略称: JAIST)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-03-05 14:55:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2013-164 
巻番号(vol) vol.113 
号番号(no) no.454 
ページ範囲 pp.165-170 
ページ数
発行日 2014-02-24 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会