| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-03-06 11:40 ソフトカスケードを用いたSVM識別器の専用ハードウェア実装 ○竹内一貴・劉 載勲（阪大）・宮本龍介（明大）・尾上孝雄（阪大）  SIS2013-58 |
|
| 抄録 | （和） | 高次元の特徴ベクタを持つ特徴は抽出処理・識別処理に必要な計算量が膨大であり，特に実時間での処理が求められる車載用途や監視システムにおいては高速化が欠かせないが，ハードウェア・GPUによる並列実装の高速化手法は並列数の限度や回路規模を考えると安易な並列化は効率的とは言えず，アルゴリズム改良による高速化手法は複雑な演算を逐次処理で行うことが多く，並列化に向かない． 検出精度の劣化を伴わず物体検出を高速化する手法として，アルゴリズムの改良および専用ハードウェアを用いた並列実装が提案されている． CoHOG特徴を用いた歩行者検出においては，ソフトカスケードを用いてSVM識別処理の高速化を行う手法，回路規模を適切に削減しつつ FPGA上で並列処理を行う手法が提案されているが，これらを単純に組み合わせることは困難であり，両立による高速化には新たな工夫が不可欠である． そこで，本稿ではソフトカスケード構造を有するSVM識別器による分類処理に適した専用ハードウェアを提案する． 提案ハードウェアでは，演算の共有化，並列化，パイプライン化を適切に行うことによって回路規模の肥大化を抑えたまま高速化を目指す． FPGA Kintex-7 XC7K325T-2 に実装した結果，最大動作周波数が127.7MHz，1秒当たり270万枚の検出ウィンドウを処理可能となり，従来のハードウェア実装と比較し，6 倍程度の回路規模で約 19.4 倍の高速化を達成した． |
| （英） | To speed up the object detection without degradation of the accuracy, the following two approaches are proposed: Reducing computational amount and parallel implementation using a specialized hardware engine. A soft cascaded support vector machine drastically reduces computation time for CoHOG-based pedestrian detection. On the other hand, CoHOG-based pedestrian detection has been implemented on FPGA with specialized architecture that drastically reduces hardware resources. However, it is difficult to combine both approaches for accelerating the computation of pedestrian detection. To solve this problem, this paper proposes a novel architecture suitable for object detection with the soft cascaded classifier. The proposed architecture enables high-speed computation of object detection by sharing the operation units, using parallel computation, and pipelining properly that are designed considering the characteristics of the soft cascaded classifier rejecting non-target objects in earlier stages. The proposed architecture can compute 2.7 million sub-windows whose size is 60x120 per second @ 127.7 MHz if it is implemented on a Kintex-7 325 FPGA. |
|
| キーワード | （和） | ハードウェア実装 / 並列化 / パイプライン / ソフトカスケード / SVM / / / |
| （英） | hardware / parallelization / pipeline / soft cascade / SVM / / / | |
| 文献情報 | 信学技報, vol. 113, no. 467, SIS2013-58, pp. 17-22, 2014年3月. | |
| 資料番号 | SIS2013-58 | |
| 発行日 | 2014-02-27 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2013-58 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2014-03-06 - 2014-03-07 |
| 開催地（和） | 関西大学うめきたラボラトリ |
| 開催地（英） | Gran Front Osaka, Knowledge Capital C-9F, 901 |
| テーマ（和） | ソフトコンピューティング，一般 |
| テーマ（英） | Soft Computing, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2014-03-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | ソフトカスケードを用いたSVM識別器の専用ハードウェア実装 |
| サブタイトル（和） | |
| タイトル（英） | Hardware Implementation of Soft Cascaded SVM Classifier |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェア実装 / hardware |
| キーワード(2)（和/英） | 並列化 / parallelization |
| キーワード(3)（和/英） | パイプライン / pipeline |
| キーワード(4)（和/英） | ソフトカスケード / soft cascade |
| キーワード(5)（和/英） | SVM / SVM |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹内 一貴 / Kazutaka Takeuchi / タケウチ カズタカ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 劉 載勲 / Jaehoon Yu / Jaehoon Yu |
| 第2著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 宮本 龍介 / Ryusuke Miyamoto / ミヤモト リュウスケ |
| 第3著者 所属（和/英） | 明治大学 (略称： 明大) Meiji University (略称： Meiji Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 尾上 孝雄 / Takao Onoye / オノエ タカオ |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-03-06 11:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2013-58 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.467 |
| ページ範囲 | pp.17-22 |
| ページ数 | 6 |
| 発行日 | 2014-02-27 (SIS) |
[研究会発表申込システムのトップページに戻る]