お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-03-16 09:00
面積効率を指向するプロセッサ「雷上動」の設計と実装
藤田晃史倉田成己東大)・塩谷亮太名大)・五島正裕坂井修一東大CPSY2013-107 DC2013-94
抄録 (和) スーパスカラ・プロセッサは性能は高いが面積が大きい.この面積を小さくできれば,消費電力の削減や搭載可能なコア数の増加など,様々な恩恵を受けることができる.本稿では,高性能かつ小面積なプロセッサ「雷上動」の設計・実装について述べる.雷上動では,スーパスカラ・プロセッサの面積を削減するアーキテクチャ技術と,FPGA 資源の消費を抑えてマルチポート RAM を FPGA 上に実現する回路技術を用いている.それにより,資源消費の小さいスーパスカラ・プロセッサを FPGA 上で実装できた. 
(英) Although a superscalar processor has high perfomance, its circuit area is very large. Area reduction of a superscalar processor can reduce power consumption and can increase the number of cores on a die. This paper describes the design and implementation of a superscalar processor called "Raishodo", which achieves both small area and high performance. Raishodo adopts some methods to reduce the circuit area. Some of them are at the architecture-level those reduce the area of multi-port memories. The others are at the circuit-level those efficiently compose multi-port memories on an FPGA. The paper shows that Raishodo works on an FPGA and its resource consumption is very small.
キーワード (和) スーパスカラ・プロセッサ / アウト・オブ・オーダ実行 / 回路面積 / FPGA / マルチポート RAM / / /  
(英) Superscalar Processor / Out-of-Order Execution / Circuit Area / FPGA / Multi-port RAM / / /  
文献情報 信学技報, vol. 113, no. 497, CPSY2013-107, pp. 229-234, 2014年3月.
資料番号 CPSY2013-107 
発行日 2014-03-08 (CPSY, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2013-107 DC2013-94

研究会情報
研究会 CPSY IPSJ-EMB IPSJ-SLDM DC  
開催期間 2014-03-15 - 2014-03-16 
開催地(和) ICT文化ホール 
開催地(英)  
テーマ(和) 組込み技術とネットワークに関するワークショップ ETNET2014 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2014-03-CPSY-EMB-SLDM-DC 
本文の言語 日本語 
タイトル(和) 面積効率を指向するプロセッサ「雷上動」の設計と実装 
サブタイトル(和)  
タイトル(英) The design and implementation of area-efficient processor "Raishodo" 
サブタイトル(英)  
キーワード(1)(和/英) スーパスカラ・プロセッサ / Superscalar Processor  
キーワード(2)(和/英) アウト・オブ・オーダ実行 / Out-of-Order Execution  
キーワード(3)(和/英) 回路面積 / Circuit Area  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) マルチポート RAM / Multi-port RAM  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 藤田 晃史 / Akifumi Fujita / フジタ アキフミ
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第2著者 氏名(和/英/ヨミ) 倉田 成己 / Naruki Kurata / クラタ ナルキ
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第3著者 氏名(和/英/ヨミ) 塩谷 亮太 / Ryota Shioya / シオヤ リョウタ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) 五島 正裕 / Masahiro Goshima / ゴシマ マサヒロ
第4著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第5著者 氏名(和/英/ヨミ) 坂井 修一 / Shuichi Sakai / サカイ シュウイチ
第5著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: Univ. of Tokyo)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-03-16 09:00:00 
発表時間 25分 
申込先研究会 CPSY 
資料番号 CPSY2013-107, DC2013-94 
巻番号(vol) vol.113 
号番号(no) no.497(CPSY), no.498(DC) 
ページ範囲 pp.229-234 
ページ数
発行日 2014-03-08 (CPSY, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会