講演抄録/キーワード |
講演名 |
2014-03-16 09:00
面積効率を指向するプロセッサ「雷上動」の設計と実装 ○藤田晃史・倉田成己(東大)・塩谷亮太(名大)・五島正裕・坂井修一(東大) CPSY2013-107 DC2013-94 |
抄録 |
(和) |
スーパスカラ・プロセッサは性能は高いが面積が大きい.この面積を小さくできれば,消費電力の削減や搭載可能なコア数の増加など,様々な恩恵を受けることができる.本稿では,高性能かつ小面積なプロセッサ「雷上動」の設計・実装について述べる.雷上動では,スーパスカラ・プロセッサの面積を削減するアーキテクチャ技術と,FPGA 資源の消費を抑えてマルチポート RAM を FPGA 上に実現する回路技術を用いている.それにより,資源消費の小さいスーパスカラ・プロセッサを FPGA 上で実装できた. |
(英) |
Although a superscalar processor has high perfomance, its circuit area is very large. Area reduction of a superscalar processor can reduce power consumption and can increase the number of cores on a die. This paper describes the design and implementation of a superscalar processor called "Raishodo", which achieves both small area and high performance. Raishodo adopts some methods to reduce the circuit area. Some of them are at the architecture-level those reduce the area of multi-port memories. The others are at the circuit-level those efficiently compose multi-port memories on an FPGA. The paper shows that Raishodo works on an FPGA and its resource consumption is very small. |
キーワード |
(和) |
スーパスカラ・プロセッサ / アウト・オブ・オーダ実行 / 回路面積 / FPGA / マルチポート RAM / / / |
(英) |
Superscalar Processor / Out-of-Order Execution / Circuit Area / FPGA / Multi-port RAM / / / |
文献情報 |
信学技報, vol. 113, no. 497, CPSY2013-107, pp. 229-234, 2014年3月. |
資料番号 |
CPSY2013-107 |
発行日 |
2014-03-08 (CPSY, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2013-107 DC2013-94 |