| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-03-16 14:30 統計的手法を用いた並列化コンパイラ協調マルチコアアーキテクチャシミュレータ高速化手法 ○田口学豊・木村啓二・笠原博徳（早大）  CPSY2013-117 DC2013-104 |
|
| 抄録 | （和） | 本稿では，並列化コンパイラと協調しマルチコアアーキテクチャシミュレーションを高速化する手法を提案する．本手法では，まず実機での逐次実行のプロファイルを取得し，そのプロファイル結果をx-means法でクラスタリングすることにより，評価対象アーキテクチャの詳細シミュレーションを行う箇所を特定する．さらに，クラスタリングの情報と評価対象マルチコアで実行するアプリケーションから，並列化コンパイラは精度切り替えコードを含む並列化コードを生成する．評価の結果，16コアのシミュレーションをSPECベンチマークのequakeにおいて誤差0.04%で437倍，MediaBenchのMPEG2エンコーダにおいて誤差0.04%で28倍の速度向上をそれぞれ得ることが出来た． |
| （英） | A parallelizing compiler cooperative acceleration technique for multicore architecture simulation is proposed in this paper. Profile data of a sequential execution of a target application on a real machine is decomposed into multiple clusters by x-means clustering. Then, sampling points for a detail simulation mode in each cluster are calculated. In addition, a parallelizing compiler generates a parallelized code by taking both of the clustering information and the source code of the target application. The evaluation results show, in the case of the simulation for 16 cores, 437 times speedup is achieved with 0.04% error for equake, and 28 times speedup is achieved with 0.04% error for mpeg2 encoder. | |
| キーワード | （和） | 並列化アプリケーション / マルチコアアーキテクチャシミュレータ / 統計的手法 / 高速化 / / / / |
| （英） | Parallelized application / Multicore architecture simulator / Statistical method / Acceleration technique / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 497, CPSY2013-117, pp. 289-294, 2014年3月. | |
| 資料番号 | CPSY2013-117 | |
| 発行日 | 2014-03-08 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2013-117 DC2013-104 |
|
| 研究会情報 | |
| 研究会 | CPSY IPSJ-EMB IPSJ-SLDM DC |
| 開催期間 | 2014-03-15 - 2014-03-16 |
| 開催地（和） | ICT文化ホール |
| 開催地（英） | |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2014 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-03-CPSY-EMB-SLDM-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 統計的手法を用いた並列化コンパイラ協調マルチコアアーキテクチャシミュレータ高速化手法 |
| サブタイトル（和） | |
| タイトル（英） | A parallelizing compiler cooperative acceleration technique of multicore architecture simulation using a statistical method |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 並列化アプリケーション / Parallelized application |
| キーワード(2)（和/英） | マルチコアアーキテクチャシミュレータ / Multicore architecture simulator |
| キーワード(3)（和/英） | 統計的手法 / Statistical method |
| キーワード(4)（和/英） | 高速化 / Acceleration technique |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田口 学豊 / Gakuho Taguchi / タグチ ガクホ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 木村 啓二 / Keiji Kimura / キムラ ケイジ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 笠原 博徳 / Hironori Kasahara / カサハラ ヒロノリ |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-03-16 14:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2013-117, DC2013-104 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.497(CPSY), no.498(DC) |
| ページ範囲 | pp.289-294 |
| ページ数 | 6 |
| 発行日 | 2014-03-08 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]