| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-06-12 16:25 大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計 ○武井康浩・張山昌論・亀山充隆（東北大）  RECONF2014-15 |
|
| 抄録 | （和） | ノード数，エッジ数が非常に大きいグラフにおける最短経路問題は，様々な分野で応用されている．しかしながら，ダイクストラ法などの最短経路検索アルゴリズムは，複雑な処理が含まれているため，GPUなどのアクセラレータを用いた高速化が難しい．本稿では，FPGAを用いた最短経路検索アルゴリズムのための専用アクセラレータを提案している．大規模グラフを効率的に処理するアーキテクチャを設計するために，タスク並列スケジューリング法，メモリ上のグラフデータ構造について考察している．性能評価の結果から，Altera StratixVに約80万ノードを有するグラフを処理するアーキテクチャを実装することが可能であり，Intel Core i7と比べてサイクル数あたりの効率が良い処理を実現することを確認した． |
| （英） | Shortest-path search over large scale graphs plays an important role in various applications. However, shortest path algorithms such as the Dijkstra's algorithm include complex processings. It is difficult for accelerators such as GPUs to accelerate these algorithms. This paper presents the FPGA-based accelerator for the shortest-paths algorithm. In order to design the efficient architecture for large scale graphs, we consider about the task-parallelized scheduling and data structures on the memory. From the result of the evaluation, the proposed architecture is able to deal with graphs with about 800,000 nodes on the Altera StratixV. The proposed architecture is better performance per cycles than that of the Intel Core i7. | |
| キーワード | （和） | FPGA / 最短経路問題 / ダイクストラ法 / ハードウェアアクセラレータ / / / / |
| （英） | FPGA / Shortest path ploblem / Dijkstra' argorithm / Hardware accelerator / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 75, RECONF2014-15, pp. 79-83, 2014年6月. | |
| 資料番号 | RECONF2014-15 | |
| 発行日 | 2014-06-04 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2014-15 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2014-06-11 - 2014-06-12 |
| 開催地（和） | 片平さくらホール |
| 開催地（英） | Katahira Sakura Hall |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2014-06-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 大規模グラフ上の最短経路探索のためのFPGAアクセラレータの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of an FPGA-Based Accelerator for Shortest-Path Search over Large-Scale Graphs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 最短経路問題 / Shortest path ploblem |
| キーワード(3)（和/英） | ダイクストラ法 / Dijkstra' argorithm |
| キーワード(4)（和/英） | ハードウェアアクセラレータ / Hardware accelerator |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 武井 康浩 / Yasuhiro Takei / タケイ ヤスヒロ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 亀山 充隆 / Michitaka Kameyama / |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-06-12 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2014-15 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.75 |
| ページ範囲 | pp.79-83 |
| ページ数 | 5 |
| 発行日 | 2014-06-04 (RECONF) |
[研究会発表申込システムのトップページに戻る]