お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-06-20 15:10
組込み自己テストのための耐故障応答圧縮器
深澤祐樹三重大)・市原英行井上智生広島市大DC2014-14
抄録 (和) 高信頼組込み自己テスト(BIST)はBIST回路自身の一時故障による誤りから回復可能であるため,製造テストだけでなく,LSI出荷後のフィールドテストにおいても信頼性の高いテストを実現するために不可欠である.
本論文では,高信頼BISTのための耐故障応答圧縮器である誤り訂正可能応答圧縮器(SECRA)を提案する.
SECRAは被テスト回路(CUT)のテスト実行中の自身への一時故障による誤りを訂正・マスクすることで,無故障時と同様のシグネチャを生成可能な確率を高めることができる.
ベンチマーク回路に対する実験結果からは,一般の応答圧縮器と比較して提案するSECRAは高い期待テスト実行確率が得られることを示している. 
(英) Reliable built-in self-test (Reliable BIST) is a scheme in which embedded BIST circuits are designed to be tolerant of their faults.
Reliable BIST is especially important for highly reliable testing not only in the production test but also in the field test; it is required to recover itself from transient errors of its embedded BIST circuits.
In this paper, we propose a self-error-correctable response analyzer (RA) for a reliable BIST scheme.
The proposed RA, called SECRA, can correct (or mask) errors that occur on itself during testing circuits-under-test (CUTs), so that it can enhance its test-reliability, which is the probability that the RA can generate the correct (expected) signature at the last test cycle.
Experimental results show that SECRA can achieve higher test-reliability compared with a general RA for some benchmark circuits.
キーワード (和) 耐故障 / 応答圧縮器 / 期待テスト実行確率 / 巡回符号 / 過渡故障 / / /  
(英) Fault tolerance / response analyzers / test-reliability / cyclic code / transient faults / / /  
文献情報 信学技報, vol. 114, no. 99, DC2014-14, pp. 27-32, 2014年6月.
資料番号 DC2014-14 
発行日 2014-06-13 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2014-14

研究会情報
研究会 DC  
開催期間 2014-06-20 - 2014-06-20 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) 設計/テスト/検証,および一般 
テーマ(英) Design/Test/Verification 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2014-06-DC 
本文の言語 日本語 
タイトル(和) 組込み自己テストのための耐故障応答圧縮器 
サブタイトル(和)  
タイトル(英) A Fault Tolerant Response Analyzer for Built-in Self-test 
サブタイトル(英)  
キーワード(1)(和/英) 耐故障 / Fault tolerance  
キーワード(2)(和/英) 応答圧縮器 / response analyzers  
キーワード(3)(和/英) 期待テスト実行確率 / test-reliability  
キーワード(4)(和/英) 巡回符号 / cyclic code  
キーワード(5)(和/英) 過渡故障 / transient faults  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 深澤 祐樹 / Yuki Fukazawa / フカザワ ユウキ
第1著者 所属(和/英) 三重大学 (略称: 三重大)
Mie University (略称: Mie Univ.)
第2著者 氏名(和/英/ヨミ) 市原 英行 / Hideyuki Ichihara / イチハラ ヒデユキ
第2著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第3著者 氏名(和/英/ヨミ) 井上 智生 / Tomoo Inoue / イノウエ トモオ
第3著者 所属(和/英) 広島市立大学 (略称: 広島市大)
Hiroshima City University (略称: Hiroshima City Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-06-20 15:10:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2014-14 
巻番号(vol) vol.114 
号番号(no) no.99 
ページ範囲 pp.27-32 
ページ数
発行日 2014-06-13 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会