| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-07-29 09:25 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価 ○森 悠・吉瀬謙二（東工大）  CPSY2014-18 |
|
| 抄録 | （和） | プロセッサのシングルスレッド性能向上の限界や半導体の集積技術向上を受けて， 1つのチップに多数のプロセッサコアを搭載するメニーコアプロセッサが主流となりつつある． これまでに様々なメニーコアプロセッサが開発されてきたが， 大規模FPGA上で動作させることのできるシンプルなメニーコアプロセッサはまだ多くない． このような背景のもと，大規模FPGAをターゲットとし， ハードウェア記述言語(HDL)によるシンプルなメニーコアプロセッサの設計と実装を行った． このメニーコアプロセッサをXilinx Virtex-7に実装し，ハードウェア量の評価を行った． また複数の並列アプリケーションプログラムを用いて設計したメニーコアプロセッサが正しく動作することを検証した． |
| （英） | Due to the limitations of the single-threaded performance and the improvement of semiconductor technology, manycore processors which have a large number of processor cores on a single chip are becoming mainstream. Although various manycore processors have been developed to date, there are still a few simple manycore processors capable to run on a large FPGA. Considering the background, we designed and implemented a simple manycore processor in hardware description language targetting a large FPGA. We implemented the designed manycore processor on the Xilinx Virtex-7 and evaluated the amount of used hardware resources. We verified that the designed manycore processor runs correctly by executing parallel application programs. |
|
| キーワード | （和） | FPGA / Verilog HDL / Manycore / Network on Chip / MIPS / / / |
| （英） | FPGA / Verilog HDL / Manycore / Network on Chip / MIPS / / / | |
| 文献情報 | 信学技報, vol. 114, no. 155, CPSY2014-18, pp. 49-54, 2014年7月. | |
| 資料番号 | CPSY2014-18 | |
| 発行日 | 2014-07-21 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-18 |
|
| 研究会情報 | |
| 研究会 | CPSY DC |
| 開催期間 | 2014-07-28 - 2014-07-30 |
| 開催地（和） | 朱鷺メッセ 新潟コンベンションセンター |
| 開催地（英） | Toki Messe, Niigata |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-07-CPSY-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Performance Evaluation of a Manycore Processor for Large FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | Verilog HDL / Verilog HDL |
| キーワード(3)（和/英） | Manycore / Manycore |
| キーワード(4)（和/英） | Network on Chip / Network on Chip |
| キーワード(5)（和/英） | MIPS / MIPS |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 森 悠 / Haruka Mori / モリ ハルカ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-07-29 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-18 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.155 |
| ページ範囲 | pp.49-54 |
| ページ数 | 6 |
| 発行日 | 2014-07-21 (CPSY) |
[研究会発表申込システムのトップページに戻る]