| 講演抄録/キーワード |
| 講演名 |
2014-07-29 16:05
計算アクセラレータのメモリ制限に適応する行列乗算ライブラリの構築 ○渥美清隆(からぼ) CPSY2014-28 |
| 抄録 |
(和) |
計算アクセラレータを利用した計算の高速化を見ると,1つまたは同じタイプ
の2つ以上のアクセラレータを用いるものが主であったが,AMDからAPUが発表
され,装置の組合せが多様になった.つまり,APU自体が計算アクセラレータ
を持っている上,さらに計算アクセラレータを追加することが出来る.しかし,
これらを組み合わせて計算性能を得るには各装置の性能差やグローバルメモリ
のサイズ違いを考慮しなければならい.本論文では,これらの差異を考慮出来
る行列乗算のアイディアを提案する. |
| (英) |
Recent researches of algorithms with calculation accelerators mainly
use 1 device or 2 or more same devices. It changed these situation
when AMD released APU. APU has a calculation accelerator, and we can
add other accelerators to it. It means we have many kind of
combination of calculation accelerators. However, we need to adapt
formar researches above situation because their devices are not same
about calculation ability and global memory size. This paper describe
some matrix multiplication idea for above situation. |
| キーワード |
(和) |
計算アクセラレータ / OpenCL / GPGPU / 行列乗算 / / / / |
| (英) |
Calculation Accelerator / OpenCL / GPGPU / Matrix Multiplication / / / / |
| 文献情報 |
信学技報, vol. 114, no. 155, CPSY2014-28, pp. 109-112, 2014年7月. |
| 資料番号 |
CPSY2014-28 |
| 発行日 |
2014-07-21 (CPSY) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
CPSY2014-28 |