| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-08-01 14:45 GaAs JPHEMT P-Type Cap層によるオフ特性改善 ○竹内克彦・谷口 理・柳田将志（ソニー）・佐々木有司・中村光宏（ソニーセミコンダクタ）・和田伸一（ソニー）  ED2014-58 |
|
| 抄録 | （和） | 低い挿入損失と良好な高調波歪特性により, Junction Pseudomorphic High Electron Mobility Transistor (JPHEMT)は, 無線通信用RFスイッチとして幅広く使用されている. 本論文では, オフ特性を改善するため, ゲート-ソース/ドレイン間にp-type cap層を形成したJPHEMTを提案する. デバイスシミュレーションを活用し, オフ特性の向上が最大となるように, p-type cap層の条件を最適化して, 試作評価を行った. その結果, ゲート-ソース間耐圧 (BVgs)の11 V向上, オフ容量 (Coff)の25 %低減, パワーハンドリング能力の向上およびオフ動作時3次高調波歪特性の6 dB低減が確認された. また, RFスイッチの性能指標となるオン抵抗 (Ron)とCoffの積 (Ron*Coff積)は138 fsecであり, 従来のJPHEMTやsilicon-on-insulator (SOI) MOSFETと比較して, 優れた特性であることが示された. |
| （英） | Due to its low insertion loss and the high linearity, the JPHEMT is widely used for RF switches in wireless communications. In this paper, we describe a JPHEMT with a p-type capping layer from the gate to source/drain regions for improving the off-state characteristics. The device parameters of the p-layer are optimized using device simulation technology to enhance the off-state characteristics. It has been demonstrated that BVgs is 11 V higher, Coff is 25 % lower, the power handling capability is better and the 3rd harmonic distortion is 6 dB lower than those of the conventional JPHEMT. The obtained Ron*Coff product of 138 fsec is very favorable compared with RF switches based upon conventional JPHEMT and SOI technologies. | |
| キーワード | （和） | JPHEMT / RFスイッチ / Ron*Coff積 / 高調波歪特性 / パワーハンドリング能力 / / / |
| （英） | JPHEMT / RF switch / Ron*Coff product / harmonic distortion / power handling capability / / / | |
| 文献情報 | 信学技報, vol. 114, no. 168, ED2014-58, pp. 29-34, 2014年8月. | |
| 資料番号 | ED2014-58 | |
| 発行日 | 2014-07-25 (ED) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ED2014-58 |
|
| 研究会情報 | |
| 研究会 | ED |
| 開催期間 | 2014-08-01 - 2014-08-01 |
| 開催地（和） | 機械振興会館B3-1室 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. B3-1 |
| テーマ（和） | 半導体プロセス・デバイス(表面、界面、信頼性)、一般 |
| テーマ（英） | Semiconductor Process and Devices (surface, interface, reliability), others |
| 講演論文情報の詳細 | |
| 申込み研究会 | ED |
| 会議コード | 2014-08-ED |
| 本文の言語 | 日本語 |
| タイトル（和） | GaAs JPHEMT P-Type Cap層によるオフ特性改善 |
| サブタイトル（和） | |
| タイトル（英） | Improvement of Off-State Characteristics with a P-Type Capping Layer in GaAs JPHEMT |
| サブタイトル（英） | |
| キーワード(1)（和/英） | JPHEMT / JPHEMT |
| キーワード(2)（和/英） | RFスイッチ / RF switch |
| キーワード(3)（和/英） | Ron*Coff積 / Ron*Coff product |
| キーワード(4)（和/英） | 高調波歪特性 / harmonic distortion |
| キーワード(5)（和/英） | パワーハンドリング能力 / power handling capability |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹内 克彦 / Katsuhiko Takeuchi / タケウチ カツヒコ |
| 第1著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第2著者 氏名（和/英/ヨミ） | 谷口 理 / Satoshi Taniguchi / タニグチ サトシ |
| 第2著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第3著者 氏名（和/英/ヨミ） | 柳田 将志 / Masashi Yanagita / ヤナギタ マサシ |
| 第3著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 第4著者 氏名（和/英/ヨミ） | 佐々木 有司 / Yuji Sasaki / ササキ ユウジ |
| 第4著者 所属（和/英） | ソニーセミコンダクタ株式会社 (略称： ソニーセミコンダクタ) Sony Semiconductor Corporation (略称： Sony Semiconductor) |
| 第5著者 氏名（和/英/ヨミ） | 中村 光宏 / Mitsuhiro Nakamura / ナカムラ ミツヒロ |
| 第5著者 所属（和/英） | ソニーセミコンダクタ株式会社 (略称： ソニーセミコンダクタ) Sony Semiconductor Corporation (略称： Sony Semiconductor) |
| 第6著者 氏名（和/英/ヨミ） | 和田 伸一 / Shinichi Wada / ワダ シンイチ |
| 第6著者 所属（和/英） | ソニー株式会社 (略称： ソニー) Sony Corporation (略称： Sony) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-08-01 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ED |
| 資料番号 | ED2014-58 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.168 |
| ページ範囲 | pp.29-34 |
| ページ数 | 6 |
| 発行日 | 2014-07-25 (ED) |
[研究会発表申込システムのトップページに戻る]