| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-10-02 13:25 可変パイプラインのローカルなパルス生成による低消費エネルギー化手法 ○新井孝将・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大）  VLD2014-61 ICD2014-54 IE2014-40 |
|
| 抄録 | （和） | モバイル端末において性能向上による消費エネルギーの増加が問題となっており，様々な低消費エネルギー化手法が提案されている．その一つである可変パイプライン段数(Variable Stages Pipeline:VSP)では，LDS-cell(Latch D-FF Selector cell) という特殊なセルを用いてグリッチを緩和することができる．しかし，クロックがLow のときに発生するグリッチに対しては緩和できないという問題があった．本稿では既存の可変パイプライン段数手法に対し，LE(Low Energy) モード時にクロックゲーティングを適用し，ローカルなパルス生成によりデータパス上のグリッチを更に抑制し，消費エネルギーを削減する手法を提案する．実際に乗算器に提案手法を実装し，従来のVSPと比較して3.08 ％消費エネルギーを削減することができた． |
| （英） | The increase of energy consumption due to improved performance has become a problem in the mobile terminal, and various low energy design techniques have been proposed. Variable Stages Pipeline(VSP) technique is one of them, which can reduce glitches by using a special LDS-cell(Latch D-FF selector-cell). However, glitches that occur during the low clock phase will still be propagated to next stages. In this paper, we propose a method for variable stages pipeline designs by applying local pulse generation and clock gating in LE mode for further energy reduction. We implemented the proposed method to a multiplier and experimental results show that the energy is reduced by 3.08% when compared to conventional VSP. | |
| キーワード | （和） | 可変パイプライン段数 / 低消費エネルギー / LDS-cell(Latch D-FF Selector-cell) / グリッチ / パルス生成 / / / |
| （英） | Variable Stages Pipeline(VSP) / low energy consumption / LDS-cell(Latch D-FF Selector-cell) / glitch / pulse generation / / / | |
| 文献情報 | 信学技報, vol. 114, no. 231, VLD2014-61, pp. 7-12, 2014年10月. | |
| 資料番号 | VLD2014-61 | |
| 発行日 | 2014-09-25 (VLD, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-61 ICD2014-54 IE2014-40 |
|
| 研究会情報 | |
| 研究会 | IE ICD VLD IPSJ-SLDM |
| 開催期間 | 2014-10-02 - 2014-10-03 |
| 開催地（和） | 東北大学 さくらホール |
| 開催地（英） | |
| テーマ（和） | システムLSIの応用とその要素技術，専用プロセッサ，プロセッサ，DSP，画像処理技術，および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-10-IE-ICD-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 可変パイプラインのローカルなパルス生成による低消費エネルギー化手法 |
| サブタイトル（和） | |
| タイトル（英） | Local pulse generation in variable stages pipeline designs for low energy consumption |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 可変パイプライン段数 / Variable Stages Pipeline(VSP) |
| キーワード(2)（和/英） | 低消費エネルギー / low energy consumption |
| キーワード(3)（和/英） | LDS-cell(Latch D-FF Selector-cell) / LDS-cell(Latch D-FF Selector-cell) |
| キーワード(4)（和/英） | グリッチ / glitch |
| キーワード(5)（和/英） | パルス生成 / pulse generation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 新井 孝将 / Takayuki Nii / ニイ タカユキ |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウカ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of University (略称： Shibaura Inst. of Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-10-02 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-61, ICD2014-54, IE2014-40 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.231(VLD), no.232(ICD), no.233(IE) |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2014-09-25 (VLD, ICD, IE) |
[研究会発表申込システムのトップページに戻る]