お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-11-06 10:05
非対称ダブル・ゲート横型トンネルFETの解析モデル
呂 鴻飛佐藤伸吾大村泰久関西大)・アブヒジット マリックカルカッタ大SDM2014-96 エレソ技報アーカイブへのリンク:SDM2014-96
抄録 (和) 本論文では非対称Double-Gate Tunnel FET(ADG-TFET)の解析ポテンシャルモデルを報告する。チャネル領域に空乏近似、伝導方向に対して垂直方向に3次関数を仮定し、ポアソン方程式を解析的に解く事で非対称電圧印加条件におけるADG-TFETの静電ポテンシャルと電界強度分布を導出した。ソース・ドレイン方向、及び垂直方向の電界強度を導出し、両方向の電界分布を用いてKaneモデルによるチャネル内のトンネリング生成率を計算することでトンネリング電流を導出した。解析ポテンシャルモデルとトンネリング電流について商用TCADのシミュレーション結果と比較することによってモデル精度の確認を行った。 
(英) In this paper, a two-dimensional analytical potential model for the asymmetric double-gate tunnel field transistor (ADG-TFET) is proposed. The accurate electrostatic potential and electric field of the asymmetric gate device are obtained by solving the Poisson equation with the depletion approximation and suitable boundary conditions in the channel region. Analytical expressions are derived for the surface potential, the electric field along the channel and the vertical electric field. Both electric fields distribution are further used to calculate the tunneling generation rate and thus the tunneling current is calculated. The analytical solutions like potential, electric field and drain current are verified by comparing with the technology computer aided design (TCAD) simulation results.
キーワード (和) 非対称ダブルゲート / トンネルFET / ポアソン方程式 / TCAD / / / /  
(英) Asymmetric double gate / tunnel field effect transistor / Poisson equation / technology computer aided design / / / /  
文献情報 信学技報, vol. 114, no. 291, SDM2014-96, pp. 1-6, 2014年11月.
資料番号 SDM2014-96 
発行日 2014-10-30 (SDM) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2014-96 エレソ技報アーカイブへのリンク:SDM2014-96

研究会情報
研究会 SDM  
開催期間 2014-11-06 - 2014-11-07 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) プロセス・デバイス・回路シミュレーションおよび一般 
テーマ(英) Process, Device, Circuit Simulation, etc. 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2014-11-SDM 
本文の言語 日本語 
タイトル(和) 非対称ダブル・ゲート横型トンネルFETの解析モデル 
サブタイトル(和)  
タイトル(英) An Analytical Modeling for Asymmetric Double Gate Tunnel Field Effect Transistor 
サブタイトル(英)  
キーワード(1)(和/英) 非対称ダブルゲート / Asymmetric double gate  
キーワード(2)(和/英) トンネルFET / tunnel field effect transistor  
キーワード(3)(和/英) ポアソン方程式 / Poisson equation  
キーワード(4)(和/英) TCAD / technology computer aided design  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 呂 鴻飛 / Lv Hongfei / ロ コウヒ
第1著者 所属(和/英) 関西大学 (略称: 関西大)
Kansai University (略称: Kansai Univ.)
第2著者 氏名(和/英/ヨミ) 佐藤 伸吾 / Shingo Sato / サトウ シンゴ
第2著者 所属(和/英) 関西大学 (略称: 関西大)
Kansai University (略称: Kansai Univ.)
第3著者 氏名(和/英/ヨミ) 大村 泰久 / Yasuhisa Omura / オオムラ ヤスヒサ
第3著者 所属(和/英) 関西大学 (略称: 関西大)
Kansai University (略称: Kansai Univ.)
第4著者 氏名(和/英/ヨミ) アブヒジット マリック / Abhijit Mallik / アブヒジット マリック
第4著者 所属(和/英) カルカッタ大学 (略称: カルカッタ大)
University of Calcutta (略称: Univ. Calcutta)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-11-06 10:05:00 
発表時間 25分 
申込先研究会 SDM 
資料番号 SDM2014-96 
巻番号(vol) vol.114 
号番号(no) no.291 
ページ範囲 pp.1-6 
ページ数
発行日 2014-10-30 (SDM) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会