| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-11-26 15:35 RTNを考慮したSRAM不良確率の高速計算 ○粟野皓光・廣本正之・佐藤高史（京大）  VLD2014-74 DC2014-28 |
|
| 抄録 | （和） | 本研究ではRandom Telegraph Noise（RTN）がStatic Random Access Memory（SRAM）の不良確率に及ぼす影響に初めて焦点を当てる．RTNの特性は，トランジスタのゲートバイアス条件に強く左右されるため，SRAMの不良確率を正確に見積もるためには，複数のバイアス条件で不良確率計算を行う必要があり，解析時間の増大が課題となる．本研究では，不良確率のモンテカルロ解析を高速化するため，2つの高速化手法を導入する．第一の高速化手法として，仮説空間を動きまわる粒子を使って，重点的サンプリングで必要となる代替分布を推定する．第二の高速化手法として，2クラス識別器を導入し，SRAMセルが良品であるか不良品であるか判定する基準を学習させる．学習済みの判定器を回路シミュレーションの代わりに用いることで計算時間を更に短縮させる．数値実験の結果，提案手法は既存手法と比較して15.6倍の高速化を達成した．さらに，RTNモデルを統合し，SRAMセルの不良確率とゲートバイアス条件の関係を明らかにした．今回の実験条件では，RTNを考慮することで不良確率が6倍程度悪化することを確認した． |
| （英） | Failure rate degradation of an SRAM cell due to random telegraph noise (RTN) is calculated for the first time. An efficient calculation method of RTN-induced SRAM failure probability has been developed to exhaustively cover a large number of possible bias-voltage combinations on which RTN statistics strongly depend. In order to shorten computational time, the Monte Carlo calculation of a single gate-bias condition is accelerated by incorporating two techniques: 1) construction of an optimal importance sampling using particles that move about the ``important'' regions in a variability space, and 2) a classifier that quickly judges whether the random samples are in failure regions or not. We show that the proposed method achieves at least $15.6times$ speed-up over the state-of-the-art method. We then integrate an RTN model to modulate failure probability. In our experiment, RTN worsens failure probability by six times than that calculated without the effect of RTN. |
|
| キーワード | （和） | ランダムテレグラフノイズ / SRAM / 不良確率 / 重点的サンプリング / モンテカルロ法 / / / |
| （英） | random telegraph noise / SRAM / failure probability / importance sampling / Monte Carlo method / / / | |
| 文献情報 | 信学技報, vol. 114, no. 328, VLD2014-74, pp. 15-20, 2014年11月. | |
| 資料番号 | VLD2014-74 | |
| 発行日 | 2014-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-74 DC2014-28 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2014-11-26 - 2014-11-28 |
| 開催地（和） | ビーコンプラザ（別府国際コンベンションセンター） |
| 開催地（英） | B-ConPlaza |
| テーマ（和） | デザインガイア2014 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2014 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | RTNを考慮したSRAM不良確率の高速計算 |
| サブタイトル（和） | |
| タイトル（英） | An efficient calculation of RTN-induced SRAM failure probability |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ランダムテレグラフノイズ / random telegraph noise |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | 不良確率 / failure probability |
| キーワード(4)（和/英） | 重点的サンプリング / importance sampling |
| キーワード(5)（和/英） | モンテカルロ法 / Monte Carlo method |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 粟野 皓光 / Hiromitsu Awano / アワノ ヒロミツ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 廣本 正之 / Masayuki Hiromoto / ヒロモト マサユキ |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 佐藤 高史 / Takashi Sato / サトウ タカシ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-11-26 15:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-74, DC2014-28 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.328(VLD), no.329(DC) |
| ページ範囲 | pp.15-20 |
| ページ数 | 6 |
| 発行日 | 2014-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]