講演抄録/キーワード |
講演名 |
2014-11-26 15:35
最短経路探索の並列化と各種プラットホームによる性能比較 ○紅林修斗・高前田伸也・姚 駿・中島康彦(奈良先端大) CPSY2014-74 |
抄録 |
(和) |
近年需要が高まっているグラフ処理は,不規則な制御フローやメモリアクセスパターンを持つため,従来の画像処理などのアプリケーションと比較して,並列化による高速化が困難である.本稿では,代表的なグラフ処理の最短経路探索を取り上げ,マルチコアCPU,GPU,リコンフィギャラブルアクセラレータといった様々なプラットホーム上に最短経路探索アルゴリズムのダイクストラ法を実装しその性能を評価することにより,グラフ処理に適した計算機システムの特質を探る.その結果,マルチコアCPUおよびGPUにおいては,BFS探索の並列性を十分に抽出できないデータセットについては並列化によるオーバーヘッドが支配的となり,良いスケーラビリティを得ることできないことがわかった.リコンフィギャラブルアクセラレータにおいては,パイプライン型の並列化により,一部ではあるがマルチコアCPUやGPUで高速化が期待されないグラフで達成できることがわかった. |
(英) |
Since graph processing has irregular control flows and memory access patterns, its acceleration by the parallelization is harder than the image processing. In this paper, we explore an appropriate computing system architecture for graph processing, in the implementation and evaluation of the shortest path search algorithm on various existing computing platforms, such as multicore, GPU and reconfigurable accelerator. The evaluation results show that enough scalability is not obtained by the parallelization on the CPU and GPU when the input graph has enough BFS parallelism capability. In contrast, the reconfigurable accelerator can achieve a speed up by exploiting the inherent parallelisms for some graph with low concurrency. |
キーワード |
(和) |
グラフ処理 / 最短経路問題 / ダイクストラ法 / アクセラレータ / CGRA / / / |
(英) |
Graph Processing / Shortest Path Search / Dijkstra / Accelerator / CGRA / / / |
文献情報 |
信学技報, vol. 114, no. 330, CPSY2014-74, pp. 13-18, 2014年11月. |
資料番号 |
CPSY2014-74 |
発行日 |
2014-11-19 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2014-74 |