講演抄録/キーワード |
講演名 |
2014-11-28 09:15
Castle of Chipsのためのスケーラブルな高性能積層法 ○中原 浩・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴(慶大) CPSY2014-79 |
抄録 |
(和) |
誘導結合によるチップ間ワイヤレス接続は、比較的容易に 3 次元方向にチップを積層することができる。Castle of Chips(CoC) はインダクタを搭載したチップを多数接続し、スケーラビリティのあるマルチチップ接続を実現する手法である。従来、直線積載法とドーナツ状積層の二種類の積層法が提案されていた。しかし、これらの手法では、積層可能な枚数が制限されてしまう・性能があまり出ないネットワークになってしまうという二つの問題点があった。本報告では、CoC のための新しい積層法を提案し、この積層法によって構成されるネットワークが、メッシュを積み重ねたトポロジとなり、メッシュと同等、またはそれ以上の性能が実現できることを示す。また、このトポロジのためのルーティングを提案し、それがデッドロックフリーであることを示す。 |
(英) |
Castle of Chips(CoC) is a chip stacking structure without chip-to-chip wired interconnection. Instead, each chip uses inductive coupling wireless through chip interconnect for both 2D and 3D direction. Conventional linear stacking method and circular stacking method have problems that the number of stacking chip is limited, and the performance is worse than that of 2D mesh connection. In this paper, we propose a new chip stacking structure for the CoC, which makes the low latency network like piling multiple meshes network, and it realizes lower latency and higher throughput than corresponding 2D mesh. Also, we proposed a routing method for this stacking structure, and proved it to be deadlock free. |
キーワード |
(和) |
チップ間ワイヤレス接続 / 相互結合網 / / / / / / |
(英) |
Inductive coupling interconnect / Interconnection network / / / / / / |
文献情報 |
信学技報, vol. 114, no. 330, CPSY2014-79, pp. 39-44, 2014年11月. |
資料番号 |
CPSY2014-79 |
発行日 |
2014-11-19 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2014-79 |