| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-12-01 10:00 SIMD命令拡張による高速化の検討 ～ プロセッサ設計コンテストを題材として ～ ○平石康祐・橋本瑛大・大津金光・大川 猛・横田隆史（宇都宮大）  ICD2014-73 CPSY2014-85 |
|
| 抄録 | （和） | FPGA (Field Programmable Gate Array) 上のソフトコアプロセッサを用いてシステムを開発する際，外部メモリへのアクセスは性能のボトルネックとなることがある．そこで，外部メモリへのアクセス削減のために，SIMD拡張MIPS命令互換プロセッサMIQS (MIPS Instruction processor with Quadword SIMD extension) を開発した．MIQSは，MIPS命令互換プロセッサにSIMD形式で並列演算するデータパスを追加し，データ供給のために一度に4ワードのデータを転送可能としたプロセッサである．本プロセッサはFIT2014内で行われた第2回高性能コンピュータシステム設計コンテストのリファレンスデザインをベースとした．4つのアプリケーションで性能評価を行ったところ，オリジナルのリファレンスデザインと比較して，5.49倍から13.32倍の性能向上を示した．また，提案のMIQSは相対的に少ないハードウェアリソース量で高い性能を達成可能であることを示した． |
| （英） | In the system development using soft core processor on an FPGA (Field Programmable Gate Array), an access to external memory may be a performance bottleneck. In order to reduce the number of the external memory accesses, we have developed a MIPS instruction set processor with SIMD extension named MIQS (MIPS Instruction processor with Quadword SIMD extension). MIQS is a MIPS instruction set processor which adds a data path for parallel calculation in SIMD form, and can transfer four-word data at once for data supply to the data path. The processor is based on the reference design of the 2nd High-performance Computer system design contest which was held in FIT2014. The results of evaluations using four applications showed 5.49 to 13.32 times performance improvement compared with the original reference design. The proposed MIQS can achieve relatively higher performance in less hardware resources. | |
| キーワード | （和） | SIMD / FPGA / ソフトコアプロセッサ / 組込みシステム / / / / |
| （英） | SIMD / FPGA / soft core processor / embedded system / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 346, CPSY2014-85, pp. 1-6, 2014年12月. | |
| 資料番号 | CPSY2014-85 | |
| 発行日 | 2014-11-24 (ICD, CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2014-73 CPSY2014-85 |
|
| 研究会情報 | |
| 研究会 | ICD CPSY |
| 開催期間 | 2014-12-01 - 2014-12-02 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-12-ICD-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | SIMD命令拡張による高速化の検討 |
| サブタイトル（和） | プロセッサ設計コンテストを題材として |
| タイトル（英） | Consideration of SIMD Acceleration for a MIPS Instruction Processor |
| サブタイトル（英） | A case study of processor design contest |
| キーワード(1)（和/英） | SIMD / SIMD |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ソフトコアプロセッサ / soft core processor |
| キーワード(4)（和/英） | 組込みシステム / embedded system |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 平石 康祐 / Kosuke Hiraishi / ヒライシ コウスケ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 橋本 瑛大 / Akihiro Hashimoto / ハシモト アキヒロ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 大川 猛 / Takeshi Ohkawa / オオカワ タケシ |
| 第4著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / |
| 第5著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-12-01 10:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | ICD2014-73, CPSY2014-85 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.345(ICD), no.346(CPSY) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2014-11-24 (ICD, CPSY) |
[研究会発表申込システムのトップページに戻る]