講演抄録/キーワード |
講演名 |
2015-01-30 17:30
誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信手法の検討 ○松村正隆(電通大)・近藤正章(東大)・松谷宏紀(慶大)・和田康孝(早大)・本多弘樹(電通大) VLD2014-152 CPSY2014-161 RECONF2014-85 |
抄録 |
(和) |
近年,半導体技術の進歩により Network-on-Chip (NoC) の三次元化が可能となった.特に積層したチップ間をコイルによってワイヤレスに接続する誘導結合型三次元積層 (ThruChip Interface:以下TCI) は,三次元積層技術の主流である Through-Silicon Via (TSV) と比較して低コストで高い柔軟性を持つために注目されている.また,TCI は通信経路上にチップの集積回路等があっても通信が可能なため,チップのどこにでも配置が可能という大きな特徴がある.本稿では TCI の特徴を生かし,垂直方向の通信をルータのみに限らず,キャッシュ間でも行う通信手法を検討する.キャッシュ面積はルータに比して大きく,その分伝送用コイル数を多く敷設できるために高速な通信が可能となる.この手法を実装した三次元NoCをシミュレータにより評価し,性能について従来の三次元NoCと比較した.その結果,従来の三次元NoCに対して実行時間を平均5.6%短縮できることがわかった. |
(英) |
The inductive-coupling 3D chip stacking technique has several advantages over TSV-based 3D stacking. For example, its manufacturing cost is less expensive than TSV-based stacking. Moreover, inductive coupling coils can be placed on top of logic gates. Making good use of this feature, we investigate a cache to cache communication mechanism to improve manycore processor performance. We evaluate the proposed mechanism with a manycore simulator and results reveal that it improves performance by 5.6% on average compared to a conventional router-based 3D stacked manycore processor. |
キーワード |
(和) |
3次元積層 / ネットワークオンチップ / マルチコアシステム / TCI / / / / |
(英) |
3-D Stacking / Network-on-Chip / Multi-core System / TCI / / / / |
文献情報 |
信学技報, vol. 114, no. 427, CPSY2014-161, pp. 245-250, 2015年1月. |
資料番号 |
CPSY2014-161 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-152 CPSY2014-161 RECONF2014-85 |