| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-01-30 15:15 MieruSysプロジェクト：複数のFPGAを用いた先進的な計算機システムの開発 ○松田裕貴・小川愛理・味曽野智礼（東工大）・藤枝直輝・市川周一（豊橋技科大）・吉瀬謙二（東工大）  VLD2014-146 CPSY2014-155 RECONF2014-79 |
|
| 抄録 | （和） | 本稿では，複数のFPGAを用いた将来の計算機システムを開発するMieruSysプロジェクトに関して，その設計と現在の開発状況について述べる． プロセス技術の向上に伴うFPGAの性能向上により，以前はASICが用いられた分野においても，FPGAの利用が進んでいる． また，計算機システムに対する利用者の要求は多様化しており，特定アプリケーション向けのアクセラレータはより重要となっている． MieruSysプロジェクトでは，複数のFPGAを用いて計算機の構成要素を設計し，それらをメッシュ接続した計算機システムを開発する． この計算機システムをMieruSysと命名する． メッシュ状のネットワークを採用することで，アクセラレータ等の構成要素を容易に追加でき，性能をスケーラブルに向上させることが期待できる． MieruSysは開発の初期段階であり，現在ではLinuxとFreeDOSが動作する，１つのFPGAボードを用いたMieruSys ver.0.1の開発が完了している． |
| （英） | This paper describes the design and current development of MieruSys project which develops a future computer system with multiple FPGAs. With the performance improvement of FPGA due to scale of process technology, FPGA has become gradually used in the field where ASIC was employed previously. Also, user's demands for computer systems become diversified and application specific accelerators are becoming needed. In this MieruSys project, we design the computer components with multiple FPGAs, connect them with mesh network, and develop a whole computer system. We name this computer system MieruSys. Using mesh network can allow users to add accelerator components easily, and achieve high scalability. MieruSys is in the early development stage, and currently we have MieruSys ver.0.1 which can run Linux and FreeDOS on an FPGA board. |
|
| キーワード | （和） | FPGA / Multiple FPGAs / メッシュ / 計算機システム / OS / / / |
| （英） | FPGA / Multiple FPGAs / Mesh / Computer System / OS / / / | |
| 文献情報 | 信学技報, vol. 114, no. 428, RECONF2014-79, pp. 211-216, 2015年1月. | |
| 資料番号 | RECONF2014-79 | |
| 発行日 | 2015-01-22 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-146 CPSY2014-155 RECONF2014-79 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY VLD IPSJ-SLDM |
| 開催期間 | 2015-01-29 - 2015-01-30 |
| 開催地（和） | 慶應義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2015-01-RECONF-CPSY-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | MieruSysプロジェクト：複数のFPGAを用いた先進的な計算機システムの開発 |
| サブタイトル（和） | |
| タイトル（英） | MieruSys Project : Developing an Advanced Computer System with Multiple FPGAs |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | Multiple FPGAs / Multiple FPGAs |
| キーワード(3)（和/英） | メッシュ / Mesh |
| キーワード(4)（和/英） | 計算機システム / Computer System |
| キーワード(5)（和/英） | OS / OS |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松田 裕貴 / Yuki Matsuda / マツダ ユウキ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 小川 愛理 / Eri Ogawa / オガワ エリ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | 味曽野 智礼 / Tomohiro Misono / ミソノ トモヒロ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第4著者 氏名（和/英/ヨミ） | 藤枝 直輝 / Naoki Fujieda / フジエダ ナオキ |
| 第4著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第5著者 氏名（和/英/ヨミ） | 市川 周一 / Shuichi Ichikawa / イチカワ シュウイチ |
| 第5著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： TUT) |
| 第6著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第6著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-01-30 15:15:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2014-146, CPSY2014-155, RECONF2014-79 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.426(VLD), no.427(CPSY), no.428(RECONF) |
| ページ範囲 | pp.211-216 |
| ページ数 | 6 |
| 発行日 | 2015-01-22 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]