お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-03-04 13:25
ゲートレベルネットリストを対象としたスコアに基づくハードウェアトロイ識別手法
大屋 優史 又華柳澤政生戸川 望早大VLD2014-182
抄録 (和) 近年,企業はデジタルICの製造コストを削減するために,チップの製造をサードパーティに外注するようになった.
サードパーティが製造に関わるようになり,ハードウェアトロイ(HTs)の挿入が問題視されるようになった.
設計段階ではRegister Transfer Level (RTL)やゲートレベルのネットリストが1つだけ生成されるため,Goldenネットリストを仮定することはできない.
以上の背景から生成されたネットリストにHTsが挿入されているか否かを識別するのは極めて困難である.
本稿では,Goldenネットリストを使わずにゲートレベルのネットリストに対してスコアに基づいたHTsの有無を識別する手法を提案する.
提案手法は,HTsに含まれるネット(トロイネットと呼ぶ)の特徴に注目し,トロイネットを検出することでHTsを検出する.
提案手法はTrust-HUBのAbstraction Gate Levelで公開されている全てのゲートレベルのネットリストに対してHTsの有無を分類することに成功した.
提案手法にかかる時間は高々数時間程度である. 
(英) Recently, digital ICs are designed by outside vendors to reduce costs
in semiconductor industry. This circumstance introduces risks that
malicious attackers can implement Hardware Trojans (HTs) on
them. In this paper, we propose an HT identification
method for gate-level netlists without using a Golden
netlist. Firstly, we extract several their features specific to
Trojan nets using several HT-inserted benchmarks. Secondly, we give
scores to Trojan net features and sum up them for each net in
benchmarks. Then we can find out a score threshold to identify HTs.
Experimental results demonstrate that our method successfully identify
all the HT-inserted gate-level benchmarks to be HT-inserted and all
the HT-free gate-level benchmarks to be HT-free in approximately three
hours for each benchmark.
キーワード (和) ハードウェアトロイ / ゲートレベル / ネットリスト / トロイネット / 設計段階 / / /  
(英) hardware trojan / gate-level / netlist / trojan net / design phase / / /  
文献情報 信学技報, vol. 114, no. 476, VLD2014-182, pp. 165-170, 2015年3月.
資料番号 VLD2014-182 
発行日 2015-02-23 (VLD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2014-182

研究会情報
研究会 VLD  
開催期間 2015-03-02 - 2015-03-04 
開催地(和) 沖縄県青年会館 
開催地(英) Okinawa Seinen Kaikan 
テーマ(和) システムオンシリコンを支える設計技術 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2015-03-VLD 
本文の言語 日本語 
タイトル(和) ゲートレベルネットリストを対象としたスコアに基づくハードウェアトロイ識別手法 
サブタイトル(和)  
タイトル(英) A Score-Based Hardware-Trojan Identification Method for Gate-Level Netlists 
サブタイトル(英)  
キーワード(1)(和/英) ハードウェアトロイ / hardware trojan  
キーワード(2)(和/英) ゲートレベル / gate-level  
キーワード(3)(和/英) ネットリスト / netlist  
キーワード(4)(和/英) トロイネット / trojan net  
キーワード(5)(和/英) 設計段階 / design phase  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大屋 優 / Masaru Oya / オオヤ マサル
第1著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第2著者 氏名(和/英/ヨミ) 史 又華 / Youhua Shi / Youhua Shi
第2著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第3著者 氏名(和/英/ヨミ) 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ
第3著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第4著者 氏名(和/英/ヨミ) 戸川 望 / Nozomu Togawa / トガワ ノゾム
第4著者 所属(和/英) 早稲田大学 (略称: 早大)
Waseda University (略称: Waseda Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-03-04 13:25:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2014-182 
巻番号(vol) vol.114 
号番号(no) no.476 
ページ範囲 pp.165-170 
ページ数
発行日 2015-02-23 (VLD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会