| 講演抄録/キーワード |
| 講演名 |
2015-03-04 10:20
ゲートレベルパイプライン型自己同期回路における順序回路の最適化 ○伊東 敦・池田 誠(東大) VLD2014-177 |
| 抄録 |
(和) |
微細化に伴いロバスト性の高い回路が求められており,我々の提案するDualパイプライン型自己同期回路はそれを解決しうると考えているが,デジタル回路設計に必要不可欠な自動設計の手法が確立されていない.自己同期回路の設計では順序回路を設計する際にループがある箇所の最適化を適切に行わなくてはならない.自己同期回路にループがある場合にどのような動作をするかを調べ,スループットを最適化する設計フローを作成し,これを評価した. |
| (英) |
With the down-scaling, circuit which has higher robustness is demanded. Dual-pipeline self synchronous circuit have inherent robustness. However design flow for the circuit have not been automated. We investigated data flow in the loop circuit on self-synchronous circuits to clarify the constraint for sequential circuit on self-synchronous circuit. We proposed a method of optimization of sequential circuit in self-synchronous circuits design. |
| キーワード |
(和) |
ゲートレベルパイプライン / 自己同期回路 / 自動設計 / / / / / |
| (英) |
gate-level pipeline / self synchronous / automated design / / / / / |
| 文献情報 |
信学技報, vol. 114, no. 476, VLD2014-177, pp. 135-140, 2015年3月. |
| 資料番号 |
VLD2014-177 |
| 発行日 |
2015-02-23 (VLD) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
VLD2014-177 |