| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-17 10:45 単一命令セットコンピュータの拡張とその評価 ○酒本典明・タンビア アーメド（東工大）・ジェイソン アンダーソン（トロント大）・原 祐子（東工大）  CAS2015-4 VLD2015-11 SIP2015-35 MSS2015-4 |
|
| 抄録 | （和） | チューリング完全であり，単一命令のみからなる命令セットプロセッサとしては，Subleqコンピュータが最も良く知られている．Subleqは，2オペランド減算の後，減算結果と第3オペランドに応じて条件分岐を行う，3オペランドからなる命令である． Subleqコンピュータは， アーキテクチャが単純で作りやすく，非常に小さな回路面積で実現でき，ポストシリコンデバイスによる実現などが期待される． しかしながら，Subleqは，乗算や右シフト等の一般的なプログラムで使用頻度が高い演算処理が非効率的であることが知られている． 本研究では，Subleqにビット逆順減算追加等の単純な拡張を施し， それらの処理に要する実行命令数を削減する命令セット拡張を提案する． 実行命令数の削減効果，および，FPGA上に実装した際の面積・周波数を評価する． |
| （英） | Subleq computer is one of the best-known Turing-Complete One-Instruction-Set Computers. Subleq instruction is a three-operand instruction, which performs subtraction of the first two operands followed by conditional jump depending on the subtraction result and the third operand. Its architecture is simple with small circuit area and expected to be realized even by post-silicon devices whose manufacturing yield is not high yet. However, Subleq is not efficient for certain types of instructions, including multiplication and right shift, which are frequently used in practical applications. In this paper, we propose an instruction set extension for Subleq by a simple instruction, such as bit-reversal subtraction, for reducing the execution cycle counts to perform multiplication and shift operations. We evaluate the effect on cycle count reduction as well as those on circuit area and clock frequency when implementing the extended Subleq computer on an FPGA. | |
| キーワード | （和） | 命令セットアーキテクチャ / 単一命令セットコンピュータ / Subleq / / / / / |
| （英） | Instruction-Set Architecture / One-Instruction-Set Computer / Subleq / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 88, VLD2015-11, pp. 19-24, 2015年6月. | |
| 資料番号 | VLD2015-11 | |
| 発行日 | 2015-06-10 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2015-4 VLD2015-11 SIP2015-35 MSS2015-4 |
|
| 研究会情報 | |
| 研究会 | MSS CAS SIP VLD |
| 開催期間 | 2015-06-17 - 2015-06-18 |
| 開催地（和） | 小樽商科大学 |
| 開催地（英） | Otaru University of Commerce |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2015-06-MSS-CAS-SIP-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 単一命令セットコンピュータの拡張とその評価 |
| サブタイトル（和） | |
| タイトル（英） | Extension of One-Instruction-Set Computer and Its Evaluation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 命令セットアーキテクチャ / Instruction-Set Architecture |
| キーワード(2)（和/英） | 単一命令セットコンピュータ / One-Instruction-Set Computer |
| キーワード(3)（和/英） | Subleq / Subleq |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 酒本 典明 / Noriaki Sakamoto / サカモト ノリアキ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | タンビア アーメド / Tanvir Ahmed / タンビア アーメド |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | ジェイソン アンダーソン / Jason H. Anderson / ジェイソン アンダーソン |
| 第3著者 所属（和/英） | トロント大学 (略称： トロント大) University of Toronto (略称： Univ. of Toronto) |
| 第4著者 氏名（和/英/ヨミ） | 原 祐子 / Yuko Hara-Azumi / ハラ ユウコ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-06-17 10:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2015-4, VLD2015-11, SIP2015-35, MSS2015-4 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.87(CAS), no.88(VLD), no.89(SIP), no.90(MSS) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2015-06-10 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]