| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-19 14:15 メタルソース/ドレインGe CMOS実現に向けたNiGe/Ge接合障壁変調機構の解明 ○岡 博史・箕浦佑也・淺原亮平・細井卓治・志村考功・渡部平司（阪大）  SDM2015-48 |
|
| 抄録 | （和） | Ge n-MOSFETではn型不純物の低い活性化率および高い拡散係数に加え、金属電極/Ge界面におけるフェルミレベルピニング（FLP）がソース/ドレイン（S/D）領域の寄生抵抗増大を招く。従来のpn接合を金属/Ge接合に置き換えたmetal-S/D MOSFETは拡散層抵抗の大幅な低減が可能であるが、FLPに伴う電子に対する高いショットキー障壁（eSBH）はmetal-S/D p-MOSFET実現を容易にする反面、metal-S/D n-MOSFETはFLPを解消しない限り実現できない。我々はこれまでにNiGe/Ge接合へのPイオン注入によりeSBHが大幅に低減することを見出しており、本研究ではPイオンによるNiGe/Ge界面の障壁変調機構を解明するため、NiGe層中におけるP原子の熱拡散・活性化挙動を調べた。さらに、本接合障壁変調手法を用いてmetal-S/D Ge MOSFETの試作を行った。 |
| （英） | Besides low solubility and activation rate of n-type dopant in Ge, Fermi level pinning (FLP) at metal/Ge interface leads to a significant increase in parasitic resistance in Ge n-MOSFET. Although metal-S/D is a plausible way to reduce parasitic resistance in scaled MOSFET, high electron Schottky barrier height (eSBH) due to FLP is still a critical issue in metal-S/D n-MOSFET. Recently, we have reported eSBH reduction of NiGe/Ge contacts using P+ implantation after germanidation. However, the mechanism of eSBH modulation and suitable P+ profiles in NiGe/Ge contacts are still unclear. In this study, we investigated the diffusion and activation behavior of P atoms in NiGe/Ge systems and demonstrated metal-S/D Ge MOSFET using eSBH-controlled NiGe/Ge junctions. | |
| キーワード | （和） | ゲルマニウム / フェルミレベルピニング / メタルソース/ドレイン / Pイオン注入 / / / / |
| （英） | Germanium / Fermi level pinning / Metal source/drain / P ion implantation / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 108, SDM2015-48, pp. 51-55, 2015年6月. | |
| 資料番号 | SDM2015-48 | |
| 発行日 | 2015-06-12 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2015-48 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2015-06-19 - 2015-06-19 |
| 開催地（和） | 名古屋大学 ベンチャー・ビジネス・ラボラトリー |
| 開催地（英） | VBL, Nagoya Univ. |
| テーマ（和） | MOSデバイス・メモリ高性能化－材料・プロセス技術 （応用物理学会、シリコンテクノロジー分科会との合同開催） |
| テーマ（英） | Material Science and Process Technology for MOS Devices and Memories |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2015-06-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | メタルソース/ドレインGe CMOS実現に向けたNiGe/Ge接合障壁変調機構の解明 |
| サブタイトル（和） | |
| タイトル（英） | Understanding of Schottky Barrier Height Modulation at NiGe/Ge Interfaces for Metal S/D Ge CMOS Technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ゲルマニウム / Germanium |
| キーワード(2)（和/英） | フェルミレベルピニング / Fermi level pinning |
| キーワード(3)（和/英） | メタルソース/ドレイン / Metal source/drain |
| キーワード(4)（和/英） | Pイオン注入 / P ion implantation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡 博史 / Hiroshi Oka / オカ ヒロシ |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 箕浦 佑也 / Yuya Minoura / ミノウラ ユウヤ |
| 第2著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 淺原 亮平 / Ryohei Asahara / アサハラ リョウヘイ |
| 第3著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 細井 卓治 / Takuji Hosoi / ホソイ タクジ |
| 第4著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 志村 考功 / Takayoshi Shimura / シムラ タカヨシ |
| 第5著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 渡部 平司 / Heiji Watanabe / ワタナベ ヘイジ |
| 第6著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-06-19 14:15:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2015-48 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.108 |
| ページ範囲 | pp.51-55 |
| ページ数 | 5 |
| 発行日 | 2015-06-12 (SDM) |
[研究会発表申込システムのトップページに戻る]