| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-09-18 13:00 Pythonを用いた高水準ハードウェア設計環境の検討 ○高前田伸也（奈良先端大）  RECONF2015-36 |
|
| 抄録 | （和） | 汎用計算機におけるソフトウェアの開発は，その用途と開発者の好みに応じて，様々な選択肢からプログラミング言語を選択することができる．一方で，ハードウェア設計において利用可能な言語の選択肢は限られており，今後のFPGAのさらなる普及と応用には，高生産な選択肢の充実が必要である．本論文では，様々な用途に広く用いられているスクリプト言語のPythonを用いた，ハードウェア設計ドメイン固有言語のVeriloggenを提案する．初期評価として，入力および出力のソースコード行数を比較することで，Veriloggenを用いたハードウェア設計の効率を評価した結果，Verilog HDLを用いたハードウェア記述のソースコード行数に対して半分程度のソースコード行数で，レジスタ転送レベルの回路設計ができることが明らかになった． |
| （英） | In software development, on standard computers, there are numerous alternatives of programming languages. In contrast, there are a few alternatives of available languages in hardware development. For efficient custom hardware development, more alternatives of high productive hardware design languages are required. In this paper, we propose Veriloggen, a novel and lightweight library for describing a hardware structure in Python. We evaluated the productivity of Veriloggen by the number of lines of source code. The evaluation result shows that the current Veriloggen provides the ability to construct a hardware structure within about half number of code lines, compared to Verilog HDL. | |
| キーワード | （和） | Python / FPGA / ハードウェア設計環境 / / / / / |
| （英） | Python / FPGA / Hardware Design Environment / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 228, RECONF2015-36, pp. 21-26, 2015年9月. | |
| 資料番号 | RECONF2015-36 | |
| 発行日 | 2015-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2015-36 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2015-09-18 - 2015-09-19 |
| 開催地（和） | 愛媛大学 |
| 開催地（英） | Ehime University |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2015-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | Pythonを用いた高水準ハードウェア設計環境の検討 |
| サブタイトル（和） | |
| タイトル（英） | A High-level Hardware Design Environment in Python |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Python / Python |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | ハードウェア設計環境 / Hardware Design Environment |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-09-18 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2015-36 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.228 |
| ページ範囲 | pp.21-26 |
| ページ数 | 6 |
| 発行日 | 2015-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]