| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-12-01 13:50 メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成 ○上岡真也・米田友和・大和勇太・井上美智子（奈良先端大）  VLD2015-40 DC2015-36 |
|
| 抄録 | （和） | メモリセルの隣接パタン依存故障 (Neighborhoodpatternsensitivefaults : NPSF) とは，隣接するメモリセルの値や遷移に起因する故障モデルで，集積度の高い現在のメモリでは重要な故障モデルとして知られている．NPSFを検出するテストの一手法であるマルチバックグラウンドマーチテストは，マーチテストといくつかのバックグラウンド (Background : BG) を組合せたテストである．本研究ではNPSFを検出するマルチバックグラウンドマーチテストのテスト長の削減を目的とする．提案手法は，テストで使用するBGの順序と検出される故障の関係に着目して，冗長なBGを削減したBG列を自動生成する．実験結果ではNPSFを検出するBG列が自動生成可能であることを示す．またBG列を自動生成することで，BG数制約下で高い故障検出率を持つBG列が生成可能であることを示す． |
| （英） | The Neighborhood Pattern Sensitive Fault (NPSF) is widely discussed fault model for memories, and it occurs when a memory cell is influenced by a certain pattern of its neiborhood cells in the memory. The multi-background march test is one of test methods for NPSF, and it consists of several backgrounds and an operation sequence. However, the existing multi-background march tests are manually generated by experts to detect all NPSFs. The purpose of this paper is to reduce the test length of multi-background march test, and we present an automatic generation method of background sequence that removes redundant backgrounds by taking the relation between order of background and detected faults into account. Experimental results show that the proposed method can automatically generate the background pattern sequence for NPSF, and reaches high fault coverage under sequence length constraint. | |
| キーワード | （和） | ランダムアクセスメモリ / メモリBIST / 隣接パタン依存故障 / マーチテスト / / / / |
| （英） | Random access memory / Memory BIST / Neighborhood pattern sensitive fault / March test / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 339, DC2015-36, pp. 19-24, 2015年12月. | |
| 資料番号 | DC2015-36 | |
| 発行日 | 2015-11-24 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-40 DC2015-36 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2015-12-01 - 2015-12-03 |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成 |
| サブタイトル（和） | |
| タイトル（英） | Background Sequence Generation for Neighborhood Pattern Sensitive Fault Testing in Random Access Memories |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ランダムアクセスメモリ / Random access memory |
| キーワード(2)（和/英） | メモリBIST / Memory BIST |
| キーワード(3)（和/英） | 隣接パタン依存故障 / Neighborhood pattern sensitive fault |
| キーワード(4)（和/英） | マーチテスト / March test |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 上岡 真也 / Shin'ya Ueoka / ウエオカ シンヤ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 米田 友和 / Tomokazu Yoneda / ヨネダ トモカズ |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 大和 勇太 / Yuta Yamato / ヤマト ユウタ |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 井上 美智子 / Michiko Inoue / イノウエ ミチコ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-12-01 13:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2015-40, DC2015-36 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.338(VLD), no.339(DC) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]