| 講演抄録/キーワード |
| 講演名 |
2015-12-18 14:55
三次元積層チップにおける最大配線長制限下トポロジ最適化 ○中原 浩・藤木大地・蓼 誠一・安戸僚汰・河野隆太・松谷宏紀(慶大)・鯉渕道紘(NII)・中野浩嗣(広島大)・天野英晴(慶大) ICD2015-91 CPSY2015-104 |
| 抄録 |
(和) |
Through Silicon Via(TSV) を代表とする三次元積層技術は, 半導体の微細化技術が難しくなってきたこと によって, 盛んに研究が行われてきた. 近年では, TSV によって積層されたチップ上に Network on Chip(NoC) を配 置する 3D NoC の研究も注目を集めている. NoC ではルータが形成するトポロジによって性能や消費エネルギーが異 なるが, 3D NoC で考えられるトポロジの多くは三次元メッシュのような規則的なトポロジのものが多かった. これは 配線の配置が単純というメリットはあるが, 今後コア数が多くなったときに向けて性能に優れたトポロジが必要であ る. 一方で, 規則的トポロジよりも Average Shortest Path Length(ASPL) が小さくなることで知られるランダムトポ ロジは, 配線の配置が非常に複雑になってしまうことから最大配線長が長くなり, 消費エネルギーが大きくなってしま うという欠点があった. 本論文では, 三次元積層されたチップ上で最大配線長制限下でヒューリスティック探索を用い てトポロジ最適化を行う手法を提案する. 評価として, 消費エネルギーの要因である実際に移動した配線長と TSV 使 用回数に関する評価と消費エネルギー・ASPL の評価をとった. 生成されたトポロジでは, 三次元メッシュと比較して ASPL が 37.3%, 平均消費エネルギーが 4.9%小さくなった. また, ランダムトポロジと比較して ASPL が 10.8%, 平均 消費エネルギーが 27.0%小さくなった. |
| (英) |
(Not available yet) |
| キーワード |
(和) |
ネットワークオンチップ / 三次元チップ積層 / ランダムトポロジ / / / / / |
| (英) |
/ / / / / / / |
| 文献情報 |
信学技報, vol. 115, no. 374, CPSY2015-104, pp. 111-116, 2015年12月. |
| 資料番号 |
CPSY2015-104 |
| 発行日 |
2015-12-10 (ICD, CPSY) |
| ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
ICD2015-91 CPSY2015-104 |
|