| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-01-21 09:50 AMPD法を用いたピーク検出システムのFPGAへの実装 ○岩崎文彦・柴田裕一郎・小栗 清（長崎大）  VLD2015-100 CPSY2015-132 RECONF2015-82 |
|
| 抄録 | （和） | 時系列に並んだデータのピーク検出は様々なアプリケーションに用いられており、 近年ではビッグデータ解析やIoTなどの技術トレンドを背景に、低レイテンシかつ非蓄積型のリアルタイム検出の重要性が高まっている。本稿では準周期的信号を対象としたマルチスケールのウィンドウを用いたピーク検出アルゴリズムであるAMPD（Automatic Multiscale based Peak Detection）法に着目し、リアルタイムかつ低レイテンシに入力信号のピーク値を検出するアーキテクチャを提案し、FPGA上に実装した。実機による実験により、信号の周期性とサンプリング周期の関係によっては、小規模な回路でも精度よくリアルタイムにピーク値を検出できることを示した。 |
| （英） | Peak detection of time-series data is widely used in various applications. A demand for implementation of low-latency and non-storing real-time peak detection has been increasing, reflecting recent technical trends such as big-data analysis and the Internet of things (IoT). This paper presents hardware architecture and FPGA implementation of a real-time and low-latency peak detection mechanism based on the automatic multi-scale based peak detection (AMPD) method, which is an algorithms of peak detection with multi-scale windows for quasi-periodic input signals. Empirical experiments show the algorithm can be efficiently implemented on a small FPGA with a good detection accuracy, depending on a relationship between a frequency of the input signal and a sampling rate. Peak detection of time-series data is widely used in various applications. A demand for implementation of low-latency and non-storing real-time peak detection has been increasing, reflecting recent technical trends such as big-data analysis and the Internet of things (IoT). This paper presents hardware architecture and FPGA implementation of a real-time and low-latency peak detection mechanism based on the automatic multi-scale based peak detection (AMPD) method,which is an algorithms of peak detection with multi-scale windows for quasi-periodic input signals. Empirical experiments show the algorithm can be efficiently implemented on a small FPGA with a good detection accuracy, depending on a relationship between a frequency of the input signal and a sampling rate. |
|
| キーワード | （和） | FPGA / ピーク検出 / マルチスケール / / / / / |
| （英） | FPGA / Peak Detection / Multi Scale / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 400, RECONF2015-82, pp. 179-184, 2016年1月. | |
| 資料番号 | RECONF2015-82 | |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-100 CPSY2015-132 RECONF2015-82 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2016-01-19 - 2016-01-21 |
| 開催地（和） | 慶應義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2016-01-VLD-CPSY-RECONF-SLDM-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | AMPD法を用いたピーク検出システムのFPGAへの実装 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of a Peak Detection System using AMPD Algorithm |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ピーク検出 / Peak Detection |
| キーワード(3)（和/英） | マルチスケール / Multi Scale |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩崎 文彦 / Fumihiko Iwasaki / イワサキ フミヒコ |
| 第1著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ) |
| 第2著者 氏名（和/英/ヨミ） | 柴田 裕一郎 / Yuichiro Shibata / シバタ ユウイチロウ |
| 第2著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ) |
| 第3著者 氏名（和/英/ヨミ） | 小栗 清 / Kiyoshi Oguri / オグリ キヨシ |
| 第3著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-01-21 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2015-100, CPSY2015-132, RECONF2015-82 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.398(VLD), no.399(CPSY), no.400(RECONF) |
| ページ範囲 | pp.179-184 |
| ページ数 | 6 |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]