| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-01-21 10:55 SOTBを用いたボディバイアス制御によるTLBの省電力化 ○川瀬大樹・奥原 颯・天野英晴（慶大）  VLD2015-102 CPSY2015-134 RECONF2015-84 |
|
| 抄録 | （和） | 極薄の酸化膜層を利用した FD-SOI デバイスである SOTB(Silicon on thin buried oxide) MOSFET では リーク電力の削減効果が大きく,またボディバイアスを制御することにより消費電力と性能のトレードオフを広範囲 で調整可能である.一方,プロセッサのメモリ管理機構である TLB (Translation Lookaside Buffer) はチップ上のホッ トスポットになりやすく,チップ全体で消費されるリーク電力のうち,キャ ッシュと並んで多くの割合を占める.そこ で我々は SOTB 65nm Technology を TLB に適用し,ボディバイアス制御を行うことでリーク電力の削減を行った. シミュレーションによる評価の結果,従来の BULK プロセスと比較して,SOTB にボディバイアスを印加した場合に 最大で約 90%のリーク電力を削減出来ることを確認した. |
| （英） | SOTB(Silicon on thin buried oxide) MOSFET is one of the FD-SOI device with 10nm BOX layer. SOTB effectively reduces the leakage current and can widely adjust trade-off between power consumption and performance by controling body-bias. On the other hand, TLB(Translation Lookaside Buffer), which is a memory management unit for the processors, is tend to become a hot-spot on the chip and occupies large percentages of the total leakage power on the chip. We applied SOTB 65nm technology to TLB and reduced leakage power by body-bias control. Evaluation results with simulation show that SOTB using body-bias can reduce the leakage power of TLB by 90% at maximum. |
|
| キーワード | （和） | SOTB / TLB / ボディバイアス制御 / 省電力化 / リーク電力 / / / |
| （英） | SOTB / TLB / body-bias control / power reduction / leakage power / / / | |
| 文献情報 | 信学技報, vol. 115, no. 399, CPSY2015-134, pp. 191-196, 2016年1月. | |
| 資料番号 | CPSY2015-134 | |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-102 CPSY2015-134 RECONF2015-84 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2016-01-19 - 2016-01-21 |
| 開催地（和） | 慶應義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2016-01-VLD-CPSY-RECONF-SLDM-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | SOTBを用いたボディバイアス制御によるTLBの省電力化 |
| サブタイトル（和） | |
| タイトル（英） | Power Reduction of TLB using Body Bias Control on SOTB |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SOTB / SOTB |
| キーワード(2)（和/英） | TLB / TLB |
| キーワード(3)（和/英） | ボディバイアス制御 / body-bias control |
| キーワード(4)（和/英） | 省電力化 / power reduction |
| キーワード(5)（和/英） | リーク電力 / leakage power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川瀬 大樹 / Daiki Kawase / カワセ ダイキ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 奥原 颯 / Hayate Okuhara / オクハラ ハヤテ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-01-21 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | VLD2015-102, CPSY2015-134, RECONF2015-84 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.398(VLD), no.399(CPSY), no.400(RECONF) |
| ページ範囲 | pp.191-196 |
| ページ数 | 6 |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]