| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-02-17 11:55 ゼロ遅延論理シミュレーションに基づく遅延故障インジェクション環境 ○川崎真司・米田友和・大和勇太・井上美智子（奈良先端大）  DC2015-90 |
|
| 抄録 | （和） | 故障インジェクションとは，故障が発生した回路の振る舞いを再現するための技術であり，ソフトエラーの影響解析などの目的で使用される．本稿では，遅延故障の振る舞いの解析を目的とした遅延故障インジェクション環境を提案する． 提案する環境は，ゼロ遅延モデルを用いた論理シミュレーションにより遅延の振る舞いを解析することができるため，従来のSDFバックアノテートによるタイミングシミュレーションより高速であり，FPGAによるエミュレーションを行うことでさらに高速に解析を行うことができる．評価実験では，精度および実行速度の観点で提案する環境の有効性を示す． |
| （英） | Fault injection is a technique to re-create faulty behavior of circuits and widely accepted method to evaluate soft error effects.This paper presents a delay fault injection framework to efficiently analyze circuit behavior with delay faults.The proposed framework is based on logic simulation with zero-delay model. Therefore, it is faster than traditional timing simulation with SDF back annotation.And this framework can be emulated in FPGAs. In that case, analysis become much faster than logic simulation.Experimental results show the effectiveness of the proposed method in terms of accuracy and speed-up for delay fault analysis. | |
| キーワード | （和） | 故障インジェクション / タイミングシミュレーション / FPGA / / / / / |
| （英） | fault injection / timing simulation / FPGA / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 449, DC2015-90, pp. 25-30, 2016年2月. | |
| 資料番号 | DC2015-90 | |
| 発行日 | 2016-02-10 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2015-90 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2016-02-17 - 2016-02-17 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテスト |
| テーマ（英） | VLSI Design and Test, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2016-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | ゼロ遅延論理シミュレーションに基づく遅延故障インジェクション環境 |
| サブタイトル（和） | |
| タイトル（英） | Delay fault injection framework based on logic simulation with zero delay model |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 故障インジェクション / fault injection |
| キーワード(2)（和/英） | タイミングシミュレーション / timing simulation |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 川崎 真司 / Shinji Kawasaki / カワサキ シンジ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 米田 友和 / Tomokazu Yoneda / ヨネダ トモカズ |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 大和 勇太 / Yuta Yamato / ヤマト ユウタ |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 井上 美智子 / Michiko Inoue / イノウエ ミチコ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-02-17 11:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2015-90 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.449 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2016-02-10 (DC) |
[研究会発表申込システムのトップページに戻る]