| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-02-29 15:50 コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 ○呉 政訓・金子峰雄（北陸先端大）  VLD2015-116 |
|
| 抄録 | （和） | 近年，半導体デバイスの微細化が進み，それに伴ったソフトエラーによるVLSIの信頼性低下が問題となっている．本研究では，単一ソフトエラーによる複数コンポーネントの誤りに耐性を持たせるため，アルゴリズムの3重化を基盤とし，高位合成の枠組みで３重化された計算処理に対して比較による誤り検出とリトライによる誤り訂正を用いることで，オンラインで誤りを訂正する機構を採用する．本稿では，先行研究で提案したコンポーネント間における距離制約を考慮した耐ソフトエラーデータパス回路のための条件を基に，整数線形計画法による定式化を行い，求解ツールを用いて厳密解となる演算器やレジスタ割り当て結果を得ることで本提案の有効性を評価する． |
| （英） | As the device size decreases, the reliability degradation due to soft-errors is becoming one of the serious issues in VLSIs. Concerning the tolerability against multiple component error caused by a single soft-error in our design, we use a comparison-retry mechanism to realize on-line error detection and correction. In this paper, based on adjacency constraint between components for soft-error tolerant datapaths which has already been proposed in our previous study, we propose an integer linear programming-based resource binding solution and evaluate its effectiveness. | |
| キーワード | （和） | ソフトエラー / 耐故障 / コンポーネント間近接制約 / 整数線形計画法 / 演算器割り当て / レジスタ割り当て / 高位合成 / アルゴリズム３重化 |
| （英） | Soft-Error / Fault Tolerance / Component Adjacency Constraint / ILP / Operator Binding / Register Binding / High-Level Synthesis / Triple Algorithm Redundancy | |
| 文献情報 | 信学技報, vol. 115, no. 465, VLD2015-116, pp. 31-36, 2016年2月. | |
| 資料番号 | VLD2015-116 | |
| 発行日 | 2016-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-116 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2016-02-29 - 2016-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-02-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 |
| サブタイトル（和） | |
| タイトル（英） | ILP Based Synthesis of Soft-Error Tolerant Datapaths Considering Adjacency Constraint between Components |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / Soft-Error |
| キーワード(2)（和/英） | 耐故障 / Fault Tolerance |
| キーワード(3)（和/英） | コンポーネント間近接制約 / Component Adjacency Constraint |
| キーワード(4)（和/英） | 整数線形計画法 / ILP |
| キーワード(5)（和/英） | 演算器割り当て / Operator Binding |
| キーワード(6)（和/英） | レジスタ割り当て / Register Binding |
| キーワード(7)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(8)（和/英） | アルゴリズム３重化 / Triple Algorithm Redundancy |
| 第1著者 氏名（和/英/ヨミ） | 呉 政訓 / Junghoon Oh / オ ジョンフン |
| 第1著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute Science and Technology (略称： JAIST) |
| 第2著者 氏名（和/英/ヨミ） | 金子 峰雄 / Mineo Kaneko / カネコ ミネオ |
| 第2著者 所属（和/英） | 北陸先端科学技術大学院大学 (略称： 北陸先端大) Japan Advanced Institute Science and Technology (略称： JAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-02-29 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2015-116 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.465 |
| ページ範囲 | pp.31-36 |
| ページ数 | 6 |
| 発行日 | 2016-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]