講演抄録/キーワード |
講演名 |
2016-04-14 10:10
[依頼講演]低消費電力MCU向け40-nm 4-Mb組込みSRAMを用いた効率的なスクリーニング手法 ○良田雄太(ルネサス システムデザイン)・横山佳巧・石井雄一郎(ルネサス エレクトロニクス)・稲田敏浩・田中浩司・田中美紀・辻橋良樹(ルネサス システムデザイン)・新居浩二(ルネサス エレクトロニクス) ICD2016-1 エレソ技報アーカイブへのリンク:ICD2016-1 |
抄録 |
(和) |
低消費マイコン(MCU)向けに、効率的なテストスクリーニング回路を搭載した組込みシングルポートSRAMを開発した。室温でサンプルを測定する最終テスト工程で、擬似低温状態を再現することで、-40℃の低温におけるプローブテスト工程を省略した。コンタクトのソフトオープン不良だけでなく、グローバルとローカル閾値電圧ばらつきを考慮したモンテカルロシミュレーションを実行した。その結果、低温状態と擬似低温状態のVminがほぼ一致することを確認した。4MビットSRAMマクロを搭載したテストチップを40-nm低電圧CMOSプロセスで設計し、作製した。測定結果から、提案したテスト手法によって低温状態が再現され、オーバーキルがほとんどない低温不良のスクリーニングが可能であることが証明された。 |
(英) |
An embedded single-port SRAM with cost effective test screening circuitry is demonstrated for low-power micro controller units (MCUs). The probing test step at low-temperature (LT) of -40°C is eliminated by imitating pseudo LT conditions in the final test step where a sample is measured at room temperature (RT).
Monte Carlo simulation is carried out with consideration of global and local Vt variations as well as contact soft open failure (high resistance), confirming good Vmin correlation between LT and pseudo LT conditions.
Test chips with a 4-Mbit SRAM macro are designed and fabricated using 40-nm low-power CMOS technology. Measurement results show that the proposed test method can reproduce LT conditions and screen out low temperature failures with less overkill. |
キーワード |
(和) |
SRAM / MCU / 40nm / スクリーニング / 40℃ / テスタビリティ / テストコスト / Vmin |
(英) |
SRAM / MCU / 40nm / screening / 40℃ / testability / test cost / Vmin |
文献情報 |
信学技報, vol. 116, no. 3, ICD2016-1, pp. 1-6, 2016年4月. |
資料番号 |
ICD2016-1 |
発行日 |
2016-04-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2016-1 エレソ技報アーカイブへのリンク:ICD2016-1 |