| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-05-20 11:10 ループフィルタ極性切り替え形高速チャープ信号生成PLL-IC ○堤 恒次・谷口英司（三菱電機）  MW2016-19 エレソ技報アーカイブへのリンク：MW2016-19 |
|
| 抄録 | （和） | レーダ等で用いる周波数チャープ信号を生成する手段の一例として，PLL(Phase Locked Loop)を用いる方式がある．この方式は，高精度なチャープ信号を生成可能であるが，周波数の収束時間がPLLのループ帯域で制限されるため，高速チャープ信号への対応が難しいという問題がある．この問題を解決するため，ループフィルタを差動化し，チャープ信号の周波数が不連続となるタイミングに合わせてその極性を制御する，ループフィルタ極性切り替え形PLLを提案する．この構成により，ループ帯域の影響を小さくして周波数収束時間を短縮することが可能となる．試作・実測の結果，従来方式と比べて高速なチャープ信号を生成可能なことを確認したので報告する． |
| （英） | A PLL (Phase Locked Loop) is used to generate frequency chirp signal for FMCW radars. The chirp generator using PLL has advantage of high frequency accuracy compared with other method. However, it is difficult to generate fast chirp signal using PLL because that has a limitation of modulation speed caused by loop bandwidth. In this paper, we propose a fast chirp generation PLL-IC using polarity switching loop filter. The proposed PLL consists of a differential charge pump, a differential loop filter, and switches that switch differential signal. The measured results with fabricated PLL-IC shows better convergence properties of chirp signal, compared with conventional PLL. | |
| キーワード | （和） | PLL / FMCW / 高速チャープ / ループフィルタ / SiGe-BiCMOS / / / |
| （英） | PLL / FMCW / Fast Chirp / Loop Filter / SiGe-BiCMOS / / / | |
| 文献情報 | 信学技報, vol. 116, no. 51, MW2016-19, pp. 47-50, 2016年5月. | |
| 資料番号 | MW2016-19 | |
| 発行日 | 2016-05-12 (MW) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | MW2016-19 エレソ技報アーカイブへのリンク：MW2016-19 |
|
| 研究会情報 | |
| 研究会 | MW |
| 開催期間 | 2016-05-19 - 2016-05-20 |
| 開催地（和） | 京都大学 宇治キャンパス |
| 開催地（英） | Kyoto Univ. |
| テーマ（和） | マイクロ波一般 |
| テーマ（英） | Microwave Technologies |
| 講演論文情報の詳細 | |
| 申込み研究会 | MW |
| 会議コード | 2016-05-MW |
| 本文の言語 | 日本語 |
| タイトル（和） | ループフィルタ極性切り替え形高速チャープ信号生成PLL-IC |
| サブタイトル（和） | |
| タイトル（英） | A Fast Chirp Generation PLL-IC using Polarity Switching Loop Filter |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PLL / PLL |
| キーワード(2)（和/英） | FMCW / FMCW |
| キーワード(3)（和/英） | 高速チャープ / Fast Chirp |
| キーワード(4)（和/英） | ループフィルタ / Loop Filter |
| キーワード(5)（和/英） | SiGe-BiCMOS / SiGe-BiCMOS |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堤 恒次 / Koji Tsutsumi / ツツミ コウジ |
| 第1著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric) |
| 第2著者 氏名（和/英/ヨミ） | 谷口 英司 / Eiji Taniguchi / タニグチ エイジ |
| 第2著者 所属（和/英） | 三菱電機株式会社 (略称： 三菱電機) Mitsubishi Electric Corporation (略称： Mitsubishi Electric) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-05-20 11:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | MW |
| 資料番号 | MW2016-19 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.51 |
| ページ範囲 | pp.47-50 |
| ページ数 | 4 |
| 発行日 | 2016-05-12 (MW) |
[研究会発表申込システムのトップページに戻る]