| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-06-16 11:40 ビットシリアル型積和演算器における冗長演算の省略制御とその応用 ○岡本大地（岡山県立大）・近藤真史（川崎医療福祉大）・瀬島吉裕・横川智教・有本和民・佐藤洋一郎（岡山県立大）  CAS2016-7 VLD2016-13 SIP2016-41 MSS2016-7 |
|
| 抄録 | （和） | 近年，デジタル信号処理回路(DSP)を内蔵したデジタル補聴器が普及しているが，その電池寿命は数日程度に留まっているのが現状である． この問題に対して筆者らは，DSP内の積和演算器に着目し，単一の全加算器のみを用いた直列演算器を前提として，リングオシレータによる動的なクロック生成手法を導入することにより，小面積かつ低消費電力なビットシリアル型積和演算器を提案している． しかし，その演算時間は演算ビット数の二乗に比例するため，これをデジタルフィルタに応用した際に十分なタップ数を確保することが困難となる． そこで本稿では，乗数のビットが零である場合の部分積が全て零となる点に着目し，この冗長な演算を省略する制御を加えることにより，演算時間の短縮とそれに係る消費電力の低減を図る． そして，これに基づいた積和演算器の応用例としてを有限インパルス応答(FIR)フィルタを挙げ，FPGAへの回路実装を通じて所望の動作を確認する． |
| （英） | Although the digital hearing aids with the high functionality of digital signal processor (DSP) becomes widely used, its battery life is limited to only a few days. In order to solve this problem, we have proposed the low power bit serial multiply-accumulator (BS-MAC) by using a ring oscillator. In BS-MAC which calculates sequentially per bit, however, it was difficult to satisfy the performance for necessary of a digital filter. Therefore, we focus on unnecessary operations by zero multiplication, and improve the calculation time and power consumption by curtailing these operations in BS-MAC. In additon, we design FIR filter as an application of the BS-MAC, and confirm its operation through implementation on FPGA. |
|
| キーワード | （和） | デジタル補聴器 / ビットシリアル / リングオシレータ / 低消費電力化 / FIRフィルタ / / / |
| （英） | digital hearing aid / bit serial / ring oscillator / low power consumption / FIR filter / / / | |
| 文献情報 | 信学技報, vol. 116, no. 93, CAS2016-7, pp. 35-40, 2016年6月. | |
| 資料番号 | CAS2016-7 | |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2016-7 VLD2016-13 SIP2016-41 MSS2016-7 |
|
| 研究会情報 | |
| 研究会 | VLD CAS MSS SIP |
| 開催期間 | 2016-06-16 - 2016-06-17 |
| 開催地（和） | 弘前市立観光館 |
| 開催地（英） | Hirosaki Shiritsu Kanko-kan |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2016-06-VLD-CAS-MSS-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | ビットシリアル型積和演算器における冗長演算の省略制御とその応用 |
| サブタイトル（和） | |
| タイトル（英） | A method of reducing amount of operations on the bit serial multiply-accumulator and its application |
| サブタイトル（英） | |
| キーワード(1)（和/英） | デジタル補聴器 / digital hearing aid |
| キーワード(2)（和/英） | ビットシリアル / bit serial |
| キーワード(3)（和/英） | リングオシレータ / ring oscillator |
| キーワード(4)（和/英） | 低消費電力化 / low power consumption |
| キーワード(5)（和/英） | FIRフィルタ / FIR filter |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡本 大地 / Daichi Okamoto / オカモト ダイチ |
| 第1著者 所属（和/英） | 岡山県立大学 (略称： 岡山県立大) Okayama Prefectural University (略称： Okayama Prefectural Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 近藤 真史 / Masafumi Kondo / コンドウ マサフミ |
| 第2著者 所属（和/英） | 川崎医療福祉大学 (略称： 川崎医療福祉大) Kawasaki University of Medical Welfare (略称： Kawasaki Univ. of Medical Welfare) |
| 第3著者 氏名（和/英/ヨミ） | 瀬島 吉裕 / Yoshihiro Sejima / セジマ ヨシヒロ |
| 第3著者 所属（和/英） | 岡山県立大学 (略称： 岡山県立大) Okayama Prefectural University (略称： Okayama Prefectural Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 横川 智教 / Tomoyuki Yokogawa / ヨコガワ トモユキ |
| 第4著者 所属（和/英） | 岡山県立大学 (略称： 岡山県立大) Okayama Prefectural University (略称： Okayama Prefectural Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 有本 和民 / Kazutami Arimoto / アリモト カズタミ |
| 第5著者 所属（和/英） | 岡山県立大学 (略称： 岡山県立大) Okayama Prefectural University (略称： Okayama Prefectural Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 佐藤 洋一郎 / Yoichiro Sato / |
| 第6著者 所属（和/英） | 岡山県立大学 (略称： 岡山県立大) Okayama Prefectural University (略称： Okayama Prefectural Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-06-16 11:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2016-7, VLD2016-13, SIP2016-41, MSS2016-7 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.93(CAS), no.94(VLD), no.95(SIP), no.96(MSS) |
| ページ範囲 | pp.35-40 |
| ページ数 | 6 |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]