| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-06-17 15:50 多数決イネーブルラッチを用いた非同期式回路の耐故障性に関する一検討 ○今井 雅（弘前大）・米田友洋（NII）  CAS2016-33 VLD2016-39 SIP2016-67 MSS2016-33 |
|
| 抄録 | （和） | ソフトエラーやハードウェアトロイなど様々な要因により、LSI内においてビット反転が生じ、システムが誤動作する問題がある。Dラッチを用いた回路構成においては、通常、イネーブル信号は一つであり、ビット反転に対する耐性が低い。本稿では、イネーブル信号を三重化し、多数決により書き込みを制御するラッチを提案し、非同期式回路に適用した場合の効果に関して検討した結果を示す。 |
| （英） | A bit flip caused by voltage fluctuation, soft errors, and hardware Trojans becomes one of serious issues in the modern computer systems. In latch-based asynchronous circuits, it is relatively difficult to tolerate a bit flip since its enable signal is usually implemented using a single-wire, whose capacitance is small. In this paper, one idea to tolerate the bit flip in the latch-based asynchronous circuits is proposed. A new voted-enable D-latch circuitry is presented and its evaluation results are shown using the 130nm process technology. | |
| キーワード | （和） | ソフトエラー / ハードウェアトロイ / 非同期式回路 / ラッチベース回路 / 2phaseハンドシェイクプロトコル / / / |
| （英） | Soft error / Hardware Trojan / Asynchronous circuits / Latch-based circuits / 2-phase handshaking protocol / / / | |
| 文献情報 | 信学技報, vol. 116, no. 94, VLD2016-39, pp. 179-184, 2016年6月. | |
| 資料番号 | VLD2016-39 | |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2016-33 VLD2016-39 SIP2016-67 MSS2016-33 |
|
| 研究会情報 | |
| 研究会 | VLD CAS MSS SIP |
| 開催期間 | 2016-06-16 - 2016-06-17 |
| 開催地（和） | 弘前市立観光館 |
| 開催地（英） | Hirosaki Shiritsu Kanko-kan |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-06-VLD-CAS-MSS-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | 多数決イネーブルラッチを用いた非同期式回路の耐故障性に関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Fault Tolerant Features of Asynchronous Circuits using Voted-enable Latches |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / Soft error |
| キーワード(2)（和/英） | ハードウェアトロイ / Hardware Trojan |
| キーワード(3)（和/英） | 非同期式回路 / Asynchronous circuits |
| キーワード(4)（和/英） | ラッチベース回路 / Latch-based circuits |
| キーワード(5)（和/英） | 2phaseハンドシェイクプロトコル / 2-phase handshaking protocol |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第1著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 米田 友洋 / Tomohiro Yoneda / ヨネダ トモヒロ |
| 第2著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-06-17 15:50:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2016-33, VLD2016-39, SIP2016-67, MSS2016-33 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.93(CAS), no.94(VLD), no.95(SIP), no.96(MSS) |
| ページ範囲 | pp.179-184 |
| ページ数 | 6 |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]