講演抄録/キーワード |
講演名 |
2016-11-28 14:15
TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討 ○山田晃大・丸岡晴喜・梅原成宏・古田 潤・小林和淑(京都工繊大) VLD2016-49 DC2016-43 |
抄録 |
(和) |
集積回路はムーアの法則に従って微細化してきたが,それに伴いソフトエラーに
よる信頼性の低下が問題となっている.既にソフトエラーの対策として,三重化を用いた冗長化回路は有効であるが,面積や遅延時間,消費電力が増加する.冗長化によらない対策が必要とされているため,FDSOIプロセスにおける非冗長化ラッチのソフトエラー耐性を評価する.TCADシミュレーションを用いて,PMOSトランジスタや容量を追加したラッチのソフトエラー耐性を評価した.PMOSパストランジスタを追加したラッチは,LETが60mev である粒子を照射した場合でも保持値が反転せず,宇宙でも利用可能なソフトエラー耐性であることが判明した. |
(英) |
According to the Moore's law, LSIs are miniaturized and the
reliability of LSIs is degraded. To improve the tolerance of
FFs against soft errors, several redundant FFs are effective
countermeasures. However, redundant FFs have large
area, delay and power overheads. Non-redundant FF structures with higher
soft-error resilience are needed. In this paper, we evaluate
non-redundant FF structures in an FDSOI process to prevent soft errors. We evaluate soft error rates of latches with additional components such as capacitors or PMOS
pass-transistors by TCAD simulations. Even by a particle hit with LET
of 60 mev, the stored value of the latch with PMOS
pass-transistors is not upset. Thus, the latch has enough tolerance to
use even if in outer space. |
キーワード |
(和) |
ソフトエラー / TCADシミュレーション / FDSOI / 耐放射線ラッチ / パストランジスタ / / / |
(英) |
Soft error / TCAD simulations / FDSOI / Radiation-hardened latch / Pass-transistor / / / |
文献情報 |
信学技報, vol. 116, no. 330, VLD2016-49, pp. 31-36, 2016年11月. |
資料番号 |
VLD2016-49 |
発行日 |
2016-11-21 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2016-49 DC2016-43 |