| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-11-28 13:10 薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価 ○小暮俊輔・宇佐美公良（芝浦工大）  VLD2016-47 DC2016-41 |
|
| 抄録 | （和） | レベルシフタは信号の電圧振幅を変換する回路であり、異なる電源電圧領域で信号をやりとりする場合に必要不可欠である。レベルシフタのデメリットとして、面積増加と入力信号の反転信号が必要である点が挙げられる。レベルシフタを使用せずに異なる電源電圧領域で信号のやり取りが可能であれば、デメリットを解消することができる。本研究では基板バイアスと薄膜BOX-SOIを用いてレベルシフタを挿入しない手法(レベルシフタレス(Level-shifter-less)手法)を提案し、その実現可能性をシミュレーションと実チップ評価により明らかにした。 |
| （英） | Level shifter is a circuit that changes the voltage amplitude of the signal. It is essential to exchange signals with different power supply voltage area. Level-shifter has the overhead, such as increase in the number of input signals and the circuit area. If the signal connection is possible between the different power supply voltage without inserting a level-shifter, it is possible to eliminate the overhead. In this paper, we propose a method which does not use level-shifters (level-shifter-less method) by applying body bias and Silicon-on-Thin-BOX. Feasibility studies and evaluation for level-shifter-less design is demonstrated by simulation and real chip. | |
| キーワード | （和） | レベルシフタレス / 基板バイアス / 薄膜BOX-SOI (SOTB) / / / / / |
| （英） | Level-shifter-less / Body Bias / Silicon-on-Thin-Box(SOTB) / / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 330, VLD2016-47, pp. 19-24, 2016年11月. | |
| 資料番号 | VLD2016-47 | |
| 発行日 | 2016-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-47 DC2016-41 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE |
| 開催期間 | 2016-11-28 - 2016-11-30 |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE |
| 本文の言語 | 日本語 |
| タイトル（和） | 薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価 |
| サブタイトル（和） | |
| タイトル（英） | Feasibility studies and evaluation for Level-Shifter less design in Silicon-on-Thin-BOX (SOTB) |
| サブタイトル（英） | |
| キーワード(1)（和/英） | レベルシフタレス / Level-shifter-less |
| キーワード(2)（和/英） | 基板バイアス / Body Bias |
| キーワード(3)（和/英） | 薄膜BOX-SOI (SOTB) / Silicon-on-Thin-Box(SOTB) |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小暮 俊輔 / Shunsuke Kogure / コグレ シュンスケ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech) |
| 第2著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura Institute of Tech) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-11-28 13:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-47, DC2016-41 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.330(VLD), no.331(DC) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]