| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-02-06 13:35 ［招待講演］モノリシック三次元インバータにおける積層トランジスタの電気的結合とその層間絶縁膜厚依存性 ○服部淳一・福田浩一・入沢寿史・太田裕之・前田辰郎（産総研）  SDM2016-143 |
|
| 抄録 | （和） | モノリシック三次元インバータについて，積み重なったトランジスタの電気的結合が性能に与える影響をTCAD（technology computer-aided design）シミュレーションによって調べた．問題の結合によって上段トランジスタの電流駆動力が高まり，これにより，スイッチング・エネルギーは従来の二次元インバータとほとんど変わらないものの，遅延時間は小さくなることが明らかになった．また，これらの影響と層間絶縁膜厚との関係についても調べ，三次元インバータの性能を最大にする最適な層間絶縁膜厚が存在することを見出した． |
| （英） | We study the electrical coupling of stacked transistors in monolithic three-dimensional (3D) inverters and investigate its effect on the performance of 3D inverters using technology computer-aided design simulation. The electrical coupling improves the current driving capability of the top transistors. Owing to this improvement, 3D inverters have a smaller intrinsic delay than the corresponding two-dimensional (2D) inverters although their switching energy is comparable to that of the 2D inverters. We analyze the relationship of such electrical coupling effects with the interlayer dielectric (ILD) thickness and find that there exists an optimal ILD thickness that maximizes 3D inverters' performance. | |
| キーワード | （和） | 三次元集積回路 / CMOSインバータ / 積層トランジスタ / 層間結合 / TCAD / / / |
| （英） | 3-D integrated circuit / CMOS inverter / stacked transistor / interlayer coupling / TCAD / / / | |
| 文献情報 | 信学技報, vol. 116, no. 450, SDM2016-143, pp. 23-28, 2017年2月. | |
| 資料番号 | SDM2016-143 | |
| 発行日 | 2017-01-30 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2016-143 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2017-02-06 - 2017-02-06 |
| 開催地（和） | 東京大学/本郷 |
| 開催地（英） | Tokyo Univ. |
| テーマ（和） | 配線・実装技術と関連材料技術 |
| テーマ（英） | Interconnects, Package and related materials |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2017-02-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | モノリシック三次元インバータにおける積層トランジスタの電気的結合とその層間絶縁膜厚依存性 |
| サブタイトル（和） | |
| タイトル（英） | Electrical coupling of stacked transistors in monolithic three-dimensional inverters and its dependence on the interlayer dielectric thickness |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 三次元集積回路 / 3-D integrated circuit |
| キーワード(2)（和/英） | CMOSインバータ / CMOS inverter |
| キーワード(3)（和/英） | 積層トランジスタ / stacked transistor |
| キーワード(4)（和/英） | 層間結合 / interlayer coupling |
| キーワード(5)（和/英） | TCAD / TCAD |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 服部 淳一 / Junichi Hattori / ハットリ ジュンイチ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 福田 浩一 / Koichi Fukuda / フクダ コウイチ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 入沢 寿史 / Toshifumi Irisawa / イリサワ トシフミ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | 太田 裕之 / Hiroyuki Ota / オオタ ヒロユキ |
| 第4著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第5著者 氏名（和/英/ヨミ） | 前田 辰郎 / Tatsuro Maeda / マエダ タツロウ |
| 第5著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-02-06 13:35:00 |
| 発表時間 | 35分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2016-143 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.450 |
| ページ範囲 | pp.23-28 |
| ページ数 | 6 |
| 発行日 | 2017-01-30 (SDM) |
[研究会発表申込システムのトップページに戻る]