| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-04-20 11:00 ［招待講演］9F2型高密度セルと階層ビット線方式を採用しLPDDR2インターフェースを実装した4GビットSTT-MRAM ○土田賢二（東芝）・Kwangmyoung Rho・Dongkeun Kim（SK hynix）・白井 豊（東芝）・Jihyae Bae（SK hynix）・稲場恒夫・野呂寛洋（東芝）・Hyunin Moon・Sungwoong Chung（SK hynix）・須之内一正（東芝）・Jinwon Park・Kiseon Park（SK hynix）・山本明人（東芝）・Seoungju Chung・Hyeongon Kim（SK hynix）  ICD2017-3 |
|
| 抄録 | （和） | 開発した4Gb STT-MRAMは、垂直記録型TMR素子を採用した1T1MTJ型のメモリセルを導入する事で90nm×90nm(9F2)の高密度なセルサイズを実現している。加えて高密度アレイ化実現のため、階層ビット線方式やメモリセルトランジスタを適用したカラム選択回路を搭載することで、約44%のメモリバンクの高さの抑制を達成した。一方、ページサイズが小さいというMRAM固有の特徴においても、低消費電力型モバイルDRAMに採用されているLPDDR2仕様との互換性を確保するため、新規なコマンド入力タイミングを採用した。本STT-MRAMのチップ面積は107.5mm2であり、これまで発表されたチップに比較して約1/14の単位面積当たりのチップサイズを達成している。 |
| （英） | The experimental 4-Gbit STT-MRAM with 9F2 1T1MTJ cell of 90nm by 90nm is presented. Hierarchical bit line architecture along with two circuit techniques contributes to total 44% reduction in bank height. In order to achieve the LPDDR2 compatible specifications even in a STT-MRAM, which has a smaller page-size than DRAM, the modifications for column command timing sequence are newly proposed. The chip size of 4Gbit STT-MRAM is 107.5 mm2, which is 14 times smaller than the previous best record. | |
| キーワード | （和） | スピン注入型MRAM / 垂直記録型TMR素子 / 階層ビット線方式 / LPDDR2インターフェース / / / / |
| （英） | STT-MRAM / Perpendicular-TMR / Hierarchical Bitline Architecture / LPDDR2 Interface / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 9, ICD2017-3, pp. 11-16, 2017年4月. | |
| 資料番号 | ICD2017-3 | |
| 発行日 | 2017-04-13 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2017-3 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2017-04-20 - 2017-04-21 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | メモリ技術と集積回路関連一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2017-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 9F2型高密度セルと階層ビット線方式を採用しLPDDR2インターフェースを実装した4GビットSTT-MRAM |
| サブタイトル（和） | |
| タイトル（英） | A 4Gb LPDDR2 STT-MRAM with Compact 9F2 1T1MTJ Cell and Hierarchical Bitline Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スピン注入型MRAM / STT-MRAM |
| キーワード(2)（和/英） | 垂直記録型TMR素子 / Perpendicular-TMR |
| キーワード(3)（和/英） | 階層ビット線方式 / Hierarchical Bitline Architecture |
| キーワード(4)（和/英） | LPDDR2インターフェース / LPDDR2 Interface |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 土田 賢二 / Kenji Tsuchida / ツチダ ケンジ |
| 第1著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | Kwangmyoung Rho / Kwangmyoung Rho / |
| 第2著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第3著者 氏名（和/英/ヨミ） | Dongkeun Kim / Dongkeun Kim / |
| 第3著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第4著者 氏名（和/英/ヨミ） | 白井 豊 / Yutaka Shirai / シライ ユタカ |
| 第4著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | Jihyae Bae / Jihyae Bae / |
| 第5著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第6著者 氏名（和/英/ヨミ） | 稲場 恒夫 / Tsuneo Inaba / イナバ ツネオ |
| 第6著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第7著者 氏名（和/英/ヨミ） | 野呂 寛洋 / Hiromi Noro / ノロ ヒロミ |
| 第7著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第8著者 氏名（和/英/ヨミ） | Hyunin Moon / Hyunin Moon / |
| 第8著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第9著者 氏名（和/英/ヨミ） | Sungwoong Chung / Sungwoong Chung / |
| 第9著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第10著者 氏名（和/英/ヨミ） | 須之内 一正 / Kazumasa Sunouchi / スノウチ カズマサ |
| 第10著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第11著者 氏名（和/英/ヨミ） | Jinwon Park / Jinwon Park / |
| 第11著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第12著者 氏名（和/英/ヨミ） | Kiseon Park / Kiseon Park / |
| 第12著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第13著者 氏名（和/英/ヨミ） | 山本 明人 / Akihito Yamamoto / ヤマモト アキヒト |
| 第13著者 所属（和/英） | 株式会社 東芝 (略称： 東芝) Toshiba Corporation (略称： Toshiba) |
| 第14著者 氏名（和/英/ヨミ） | Seoungju Chung / Seoungju Chung / |
| 第14著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 第15著者 氏名（和/英/ヨミ） | Hyeongon Kim / Hyeongon Kim / |
| 第15著者 所属（和/英） | SK hynix Semiconductor (略称： SK hynix) SK hynix Semiconductor (略称： SK hynix) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-04-20 11:00:00 |
| 発表時間 | 50分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2017-3 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.9 |
| ページ範囲 | pp.11-16 |
| ページ数 | 6 |
| 発行日 | 2017-04-13 (ICD) |
[研究会発表申込システムのトップページに戻る]