講演抄録/キーワード |
講演名 |
2017-05-11 13:00
Full Duplexにおける繰り返しディジタル自己干渉キャンセラの特性 大友崇裕・山田大貴・○佐和橋 衛(東京都市大)・齊藤敬佑(NTTドコモ) RCS2017-36 |
抄録 |
(和) |
Full Duplex (FD)では,送信部から受信部に回り込む自己干渉(SI: Self-interference)をアンテナアイソレーション,アナログ自己干渉キャンセラ,及びディジタル自己干渉キャンセラ(DSIC: Digital Self-interference Canceller)でデータチャネルが所要のブロック誤り率(BLER: Block Error Rate)を満たすレベルまで抑圧する.本稿では,FDを用いる直接変換送受信機における,SI,Analog-to-Digital (AD)変換器の量子化誤差,送信部電力増幅器及び受信RF回路の非線形歪みを考慮した場合のDSICの所要のSI抑圧レベルを求める.次に,繰り返しDSIC構成を提案し,前述のDSICの所要SI抑圧レベルを実現する条件における繰り返しDSICを用いたときの平均BLER特性のリンクレベルシミュレーションにより評価する. |
(英) |
In full duplex (FD) which improves frequency efficiency, self-interference (SI) from a transmitter is suppressed by antenna isolation, analog SI canceller, and digital SI canceller (DSIC) to a level such that data channel satisfies the required block error rate (BLER). This paper presents the required SI suppression level considering SI, quantization noise of analog-to-digital converter (ADC), and non-linear distortions of power amplifier and RF receive circuitries for direct conversion transceiver using FD. Then, we propose a structure of iterative DSIC and investigate the average BLER performance of the iterative DSIC based on link-level simulations on the condition that the required signal-to-SI ratio is satisfied. |
キーワード |
(和) |
フルデュープレクス / 自己干渉 / ディジタル自己干渉キャンセラ / RF回路応答 / / / / |
(英) |
full duplex / self-interference / digital self-interference canceller / RF circuitry response / / / / |
文献情報 |
信学技報, vol. 117, no. 22, RCS2017-36, pp. 35-40, 2017年5月. |
資料番号 |
RCS2017-36 |
発行日 |
2017-05-04 (RCS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RCS2017-36 |