| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-05-23 10:15 FPGAアクセラレータにおけるデータ参照局所性の高位最適化 ○佐藤幸紀（東工大）  RECONF2017-14 |
|
| 抄録 | （和） | 近年、FPGAを用いた処理のアクセラレーションがアプリケーション・ハードウェアのコデザインの1つの方向性として高い注目を集めている。しかしながら、実際のBigData処理への適応を考えると、FPGAアクセラレーションシステムのオンボードメモリやBRAMに対象のアプリケーションのすべてのデータを保持することができないため、効率的にデータの分割を考える必要がある。そこで、スパコン分野のコードチューニング手法として知られているループタイリングをFPGAアクセラレータの回路設計に応用し、データの局所性を活用することを試みる。本報告では ループタイリングを適応した回路を実装し、その考察を行う。 |
| （英） | ||
| キーワード | （和） | FPGAアクセラレータ / 高位合成 / データ局所性最適化 / / / / / |
| （英） | / / / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 46, RECONF2017-14, pp. 69-73, 2017年5月. | |
| 資料番号 | RECONF2017-14 | |
| 発行日 | 2017-05-15 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2017-14 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY DC IPSJ-ARC |
| 開催期間 | 2017-05-22 - 2017-05-24 |
| 開催地（和） | 登別温泉第一滝本館 |
| 開催地（英） | Noboribetsu-Onsen Dai-ichi-Takimoto-Kan |
| テーマ（和） | HotSPA2017: リコンフィギャラブルシステム・ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | HotSPA2017: Reconfigurable System, Dependable Computing System, and General Topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2017-05-RECONF-CPSY-DC-ARC |
| 本文の言語 | 日本語（英語タイトルなし） |
| タイトル（和） | FPGAアクセラレータにおけるデータ参照局所性の高位最適化 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGAアクセラレータ / |
| キーワード(2)（和/英） | 高位合成 / |
| キーワード(3)（和/英） | データ局所性最適化 / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐藤 幸紀 / / サトウ ユキノリ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-05-23 10:15:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2017-14 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.46 |
| ページ範囲 | pp.69-73 |
| ページ数 | 5 |
| 発行日 | 2017-05-15 (RECONF) |
[研究会発表申込システムのトップページに戻る]