| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-10-25 14:50 局所的ストレス誘起ゲートリーク電流の統計的分布の解析とSi表面平坦化工程による低減 朴 賢雨・○黒田理人・後藤哲也・諏訪智之・寺本章伸・木本大幾・須川成利（東北大）  SDM2017-51 |
|
| 抄録 | （和） | 3種の異なるゲートサイズを有する多数のnMOSトランジスタのストレス誘起ゲートリーク電流(Stress Induced Leakage Current ; SILC)を，アレイテスト回路を用いて測定及び分析した．その結果，局所的SILCは電流密度が一定でなく，ランダムに分布するSILC欠陥に従うことを明らかにし，あるストレス，測定条件に対して，単位面積におけるSILC欠陥を定量的に再現できる見込みを得た．またSILC欠陥はSi/SiO2 界面の平坦化トランジスタで大きく低減されていることが分かった．Si/SiO2 界面のラフネスを低減することによりSILCを誘起する欠陥を低減できることを明らかにした． |
| （英） | Stress Induced Leakage Current (SILC) distributions of a large number of small nMOS transistors with different gate size (1×1 µm2, 0.5×0.5 µm2, 0.25×0.25 µm2) were measured with array test circuit. As a result, it was found that the localized large SILC distribution is normalized by SILC defect density, not the gate current density. With the results, SILC defect density per unit gate area on each stress and measurement condition was calculated. Additionally, the SILC defect density drastically decreased when the Si surface was atomically flattened compared to the conventional samples. These results can be a key to reveal the SILC generation mechanism. |
|
| キーワード | （和） | ストレス誘起ゲートリーク電流 / 欠陥密度 / Si表面平坦化工程 / Si表面ラフネス / / / / |
| （英） | Stress Induced Leakage Current / Defect Density / Atomically Flattening Process / Si Surface Roughness / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 260, SDM2017-51, pp. 9-14, 2017年10月. | |
| 資料番号 | SDM2017-51 | |
| 発行日 | 2017-10-18 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2017-51 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2017-10-25 - 2017-10-26 |
| 開催地（和） | 東北大学未来研 |
| 開催地（英） | Niche, Tohoku Univ. |
| テーマ（和） | プロセス科学と新プロセス技術 |
| テーマ（英） | Process Science and New Process Technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2017-10-SDM |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 局所的ストレス誘起ゲートリーク電流の統計的分布の解析とSi表面平坦化工程による低減 |
| サブタイトル（和） | |
| タイトル（英） | Experimental Investigation of Localized Stress Induced Leakage Current Distribution and its Decrease by Atomically Flattening Process |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ストレス誘起ゲートリーク電流 / Stress Induced Leakage Current |
| キーワード(2)（和/英） | 欠陥密度 / Defect Density |
| キーワード(3)（和/英） | Si表面平坦化工程 / Atomically Flattening Process |
| キーワード(4)（和/英） | Si表面ラフネス / Si Surface Roughness |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 朴 賢雨 / Hyeonwoo Park / パク ヒョンウ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第2著者 氏名（和/英/ヨミ） | 黒田 理人 / Rihito Kuroda / クロダ リヒト |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第3著者 氏名（和/英/ヨミ） | 後藤 哲也 / Tetsuya Goto / ゴトウ テツヤ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第4著者 氏名（和/英/ヨミ） | 諏訪 智之 / Tomoyuki Suwa / スワ トモユキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第5著者 氏名（和/英/ヨミ） | 寺本 章伸 / Akinobu Teramoto / テラモト アキノブ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第6著者 氏名（和/英/ヨミ） | 木本 大幾 / Daiki Kimoto / キモト ダイキ |
| 第6著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第7著者 氏名（和/英/ヨミ） | 須川 成利 / Shigetoshi Sugawa / スガワ シゲトシ |
| 第7著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 講演者 | 第2著者 |
| 発表日時 | 2017-10-25 14:50:00 |
| 発表時間 | 30分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2017-51 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.260 |
| ページ範囲 | pp.9-14 |
| ページ数 | 6 |
| 発行日 | 2017-10-18 (SDM) |
[研究会発表申込システムのトップページに戻る]