ご案内 入会して研究会活動をもっとお得に!研究会参加費・年間登録費が会員価格になります。
お知らせ 【重要】研究会参加費の支払いおよび原稿アップロード手続きの変更に関するご案内
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-11-06 10:55
高位合成を用いた3次元立体音響プロセッサの設計環境の構築
大平裟耶土屋尚暉松村哲哉日大VLD2017-28 DC2017-34
抄録 (和) 前回,我々は3次元(3D)音響処理IPおよび超指向性変調IPを搭載した3次元立体音響プロセッサを提案した.このプロセッサは,超音波を用いて任意の空間に極小領域の音場を生成することが可能である.このプロセッサは設計手法として高位合成を適用した.今回,我々はプロセッサの3次元音響処理IPの自動設計環境を構築した.この自動設計環境では,フィルタの主要パラメータを1つのファイルに記述し,これを自動設計環境への入力とすることでC言語ベースのシミュレータによる検証環境の生成に加えて,3次元音響処理IPの高位記述を自動的に生成することが可能である.この高位記述を用いてRTL生成と論理合成を行い,必要な頭部伝達関数を実現する3次元音響処理IPを自動的に設計することを可能とした. 
(英) A three-dimensional (3D) sound processor architecture that includes 3D sound processing intellectual property (IP) cores and super-directional modulation IP for consumer applications has been proposed previously. This processor can generate realistic small sound fields in arbitrary spaces by using ultrasound. The architecture is designed with high-level synthesis as the design methodology. We propose an automatic design environment for 3D sound processing IP of this processor. In this design environment, by describing the main parameters of the filter as an input file, it is possible to automatically generate high-level description of 3D sound processing IP in addition to verification by the C-based simulator. This makes it possible to automatically design RTL generation and logic synthesis afterwards and to design 3-D sound processing IP realizing required HRTF (Head Related Transfer Functions).
キーワード (和) 音響プロセッサ / 超指向性音響 / 3次元立体音響 / 高位合成 / FPGA / / /  
(英) Sound processer / Super-directional sound / 3-dimensional sound / High-level synthesis / FPGA / / /  
文献情報 信学技報, vol. 117, no. 273, VLD2017-28, pp. 7-12, 2017年11月.
資料番号 VLD2017-28 
発行日 2017-10-30 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2017-28 DC2017-34

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM 
開催期間 2017-11-06 - 2017-11-08 
開催地(和) くまもと県民交流館パレア 
開催地(英) Kumamoto-Kenminkouryukan Parea 
テーマ(和) デザインガイア2017 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2017 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC 
本文の言語 日本語 
タイトル(和) 高位合成を用いた3次元立体音響プロセッサの設計環境の構築 
サブタイトル(和)  
タイトル(英) Design Environment Construction for Three-Dimensional Sound Processor using High-Level Synthesis 
サブタイトル(英)  
キーワード(1)(和/英) 音響プロセッサ / Sound processer  
キーワード(2)(和/英) 超指向性音響 / Super-directional sound  
キーワード(3)(和/英) 3次元立体音響 / 3-dimensional sound  
キーワード(4)(和/英) 高位合成 / High-level synthesis  
キーワード(5)(和/英) FPGA / FPGA  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大平 裟耶 / Saya Ohira / オオヒラ サヤ
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 土屋 尚暉 / Naoki Tsuchiya / ツチヤ ナオキ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 松村 哲哉 / Tetsuya Matsumura / マツムラ テツヤ
第3著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-11-06 10:55:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2017-28, DC2017-34 
巻番号(vol) vol.117 
号番号(no) no.273(VLD), no.274(DC) 
ページ範囲 pp.7-12 
ページ数
発行日 2017-10-30 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会