| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-11-07 09:50 双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF ○田中悠貴・辺 松・廣本正之・佐藤高史（京大）  VLD2017-40 DC2017-46 |
|
| 抄録 | （和） | 偽造半導体チップの流通対策として,半導体の製造ばらつきを用いてチップの個体識別を行うPUF(Physical Unclonable Function)の研究が活発に行なわれている.PUFはある入力値を与えると,対応する出力値を返す関数として機能する回路である.再現性や一意性等のPUFの評価指標に加え,近年では,機械学習攻撃耐性も重視されているが,既存のPUFの多くはSupport Vector Machine(SVM)等の機械学習によりレスポンスの予測が容易である課題があった.本論文では,双安定リング回路の収束時間を用いる機械学習攻撃に強いPUFを提案する.提案回路は, 双安定リング回路の収束時間がトランジスタのしきい値電圧ばらつきに対する線形性を持たないことを利用して,双安定リング回路の収束時における発振回路の瞬時値をレスポンスとして用いる.SPICE シミュレーションを用いた提案回路の解析によりPUFの評価指標とともにSVMによる予測割合が0.5程度となり,レスポンスの予測が困難であることを確認した. |
| （英） | Studies on physical unclonable function (PUF) have been actively conducted as one of the countermeasures against counterfeited chips. PUF is a circuit that serves as a function which returns a response corresponding to a given challenge. In addition to uniqueness and reproducibility, resistance against machine learning attacks has been emphasized as an important metric to evaluate PUF. Most of existing PUFs are vulnerable to the machine learning attacks such as support vector machine (SVM). This paper proposes a PUF architecture that improves resistance against machine learning attacks. By utilizing the fact that the convergence time of a bistable ring circuit changes strongly nonlinearly with respect to threshold voltage variation, the proposed PUF generates response as an instantaneous value of a ring oscillator at a convergence time of the bistable ring running in parallel. Resistance against machine learning attacks as well as randomness, diffuseness, uniqueness, and reproducibility of the proposed PUF have been validated through SPICE simulations. | |
| キーワード | （和） | PUF / ハードウェアセキュリティ / Ring Oscillator / 機械学習 / / / / |
| （英） | PUF / Hardware Security / Ring Oscillator / Machine Learning / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 273, VLD2017-40, pp. 79-84, 2017年11月. | |
| 資料番号 | VLD2017-40 | |
| 発行日 | 2017-10-30 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2017-40 DC2017-46 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2017-11-06 - 2017-11-08 |
| 開催地（和） | くまもと県民交流館パレア |
| 開催地（英） | Kumamoto-Kenminkouryukan Parea |
| テーマ（和） | デザインガイア2017 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2017 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF |
| サブタイトル（和） | |
| タイトル（英） | A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring Oscillator Circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | PUF / PUF |
| キーワード(2)（和/英） | ハードウェアセキュリティ / Hardware Security |
| キーワード(3)（和/英） | Ring Oscillator / Ring Oscillator |
| キーワード(4)（和/英） | 機械学習 / Machine Learning |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 悠貴 / Yuki Tanaka / タナカ ユウキ |
| 第1著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 辺 松 / Song Bian / ビアン ソン |
| 第2著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 廣本 正之 / Masayuki Hiromoto / ヒロモト マサユキ |
| 第3著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 佐藤 高史 / Takashi Sato / サトウ タカシ |
| 第4著者 所属（和/英） | 京都大学 (略称： 京大) Kyoto University (略称： Kyoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-11-07 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2017-40, DC2017-46 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.273(VLD), no.274(DC) |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2017-10-30 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]