講演抄録/キーワード |
講演名 |
2018-03-02 09:25
ビアスイッチFPGA向け配線解析手法の検討 ○中澤祐希・土井龍太郎・劉 載勲・橋本昌宜(阪大) VLD2017-120 |
抄録 |
(和) |
近年,従来FPGAの性能ボトルネックを解決すべく,SRAMスイッチをビアスイッチという不揮発性メモリで置換したFPGAの研究が進んでいる.ビアスイッチFPGAは従来FPGAやASICとは設計自由度が異なるため,専用の新たな遅延解析手法が必要である.そこで計算精度を保ちつつ高速化するために,ビアスイッチFPGAの等価回路を簡略化した.併せてモーメントを用いた計算によって高速化を図った.その性能を実配線パターンで評価した結果を報告する. |
(英) |
(Not available yet) |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 117, no. 455, VLD2017-120, pp. 187-192, 2018年2月. |
資料番号 |
VLD2017-120 |
発行日 |
2018-02-21 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-120 |