| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-04-13 13:55 パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装による消費エネルギー評価 長浜佑介・藤本大介・○坂本純一・松本 勉（横浜国大）  HWS2018-5 |
|
| 抄録 | （和） | ペアリング計算を行う専用ハードウェアのFPGA 実装に関する公表論文においては，消費エネルギーでの観点からの考察があまりなされていない．本論文ではパイプライン型剰余乗算器を用いたペアリング計算器を対象として消費エネルギーの評価を行った． 今回対象としたFPGAはXilinx社のVirtex UltraScale+であり、これを搭載し たVCU118ボードを用いて実装評価を行った．また，先行研究とのペアリング計算時間やエネルギーを同世代でのFPGAへとスケーリングさせ見積り、比較を行った． |
| （英） | Energy consumption and latency are important features of dedicated hardware bilinear pairing calculators. However published papers on FPGA implementation of such dedicated hardware rarely discuss energy evaluation. In this paper we evaluate the energy consumption of the brand-new pairing calculator which adopts pipeline type modular multipliers. The evaluation is carried out using the VCU 118 board equipped with Xilinx’s Virtex UltraScale + FPGA. In addition, we compare the latency and energy of the previous implementation in the literature with compensation to the same generation FPGA as Virtex UltraScale +. |
|
| キーワード | （和） | ハードウェアアーキテクチャ / 有限体乗算器 / モンゴメリ乗算 / パイプライン実装 / ペアリング暗号 / FPGA実装 / 消費エネルギー評価 / |
| （英） | Hardware architecture / Finite field multiplier / Montgomery multiplication / Pairing encryption / Energy Evaluation / / / | |
| 文献情報 | 信学技報, vol. 118, no. 3, HWS2018-5, pp. 23-28, 2018年4月. | |
| 資料番号 | HWS2018-5 | |
| 発行日 | 2018-04-06 (HWS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | HWS2018-5 |
|
| 研究会情報 | |
| 研究会 | HWS |
| 開催期間 | 2018-04-13 - 2018-04-13 |
| 開催地（和） | 九州大学医学部 百年講堂 |
| 開催地（英） | |
| テーマ（和） | ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2018-04-HWS |
| 本文の言語 | 日本語 |
| タイトル（和） | パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装による消費エネルギー評価 |
| サブタイトル（和） | |
| タイトル（英） | Energy Evaluation of FPGA Pairing Implementation with Pipeline Modular Multiplier |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェアアーキテクチャ / Hardware architecture |
| キーワード(2)（和/英） | 有限体乗算器 / Finite field multiplier |
| キーワード(3)（和/英） | モンゴメリ乗算 / Montgomery multiplication |
| キーワード(4)（和/英） | パイプライン実装 / Pairing encryption |
| キーワード(5)（和/英） | ペアリング暗号 / Energy Evaluation |
| キーワード(6)（和/英） | FPGA実装 / |
| キーワード(7)（和/英） | 消費エネルギー評価 / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 長浜 佑介 / Yusuke Nagahama / ナガハマ ユウスケ |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第2著者 氏名（和/英/ヨミ） | 藤本 大介 / Daisuke Fujimoto / フジモト ダイスケ |
| 第2著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第3著者 氏名（和/英/ヨミ） | 坂本 純一 / Junichi Sakamoto / サカモト ジュンイチ |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第4著者 氏名（和/英/ヨミ） | 松本 勉 / Tsutomu Matsumoto / マツモト ツトム |
| 第4著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 講演者 | 第3著者 |
| 発表日時 | 2018-04-13 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | HWS2018-5 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.3 |
| ページ範囲 | pp.23-28 |
| ページ数 | 6 |
| 発行日 | 2018-04-06 (HWS) |
[研究会発表申込システムのトップページに戻る]