お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-05-25 10:35
MTJベース多機能不揮発Lookup Table回路の設計
鈴木大輔岡 貴弘羽生貴弘東北大RECONF2018-12
抄録 (和) 本稿では,Magnetic Tunnel Junction (MTJ) 素子を用いた多機能なLookup Table (LUT) 回路について述べる.本回路では,Logic-in-memory (LIM) 構造の活用により記憶機能と演算機能の一体化によるコンパクト化のみならず,MTJ 素子の書込み回数を最小化することで,LUT 回路の重要な演算機能の一つであるシフト演算機能実行時の消費電力を最小化することも可能である.実際,6 入力LUT回路において従来のSRAM ベース構成と比較して,53%の面積削減,および88%のシフト演算時における消費電力削減を達成している. 
(英) A multi-functional nonvolatile lookup table (LUT) circuit is described using a magnetic tunnel junction (MTJ) and CMOS hybrid circuit design. By utilizing a data addressing in the LUT circuit, the state of the MTJ device is serially read and written, which results in the shift-register (SR) function with minimum write access. Moreover, since the decoder for the LUT function can also be used for the data addressing, the hardware overhead is quite small. In fact, the effective area of the proposed 6-input LUT circuit and power consumption for the SR function are reduced by 53% and 88% compared to those of the SRAM-based implementation.
キーワード (和) Field-Programmable Gate Array (FPGA) / Magnetic Tunnel Junction (MTJ)素子 / Lookup Table (LUT)回路 / / / / /  
(英) Field-Programmable Gate Array (FPGA) / Magnetic Tunnel Junction (MTJ) Device / Lookup Table (LUT) Circuit / / / / /  
文献情報 信学技報, vol. 118, no. 63, RECONF2018-12, pp. 59-64, 2018年5月.
資料番号 RECONF2018-12 
発行日 2018-05-17 (RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2018-12

研究会情報
研究会 RECONF  
開催期間 2018-05-24 - 2018-05-25 
開催地(和) ゲートシティ大崎 B1ルームD 
開催地(英) GATE CITY OHSAKI 
テーマ(和) ディープラーニングおよびリコンフィギャラブルシステム,一般 
テーマ(英) Deep Learning, Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2018-05-RECONF 
本文の言語 日本語 
タイトル(和) MTJベース多機能不揮発Lookup Table回路の設計 
サブタイトル(和)  
タイトル(英) Design of an MTJ-Based Multi-Functional Lookup Table Circuit 
サブタイトル(英)  
キーワード(1)(和/英) Field-Programmable Gate Array (FPGA) / Field-Programmable Gate Array (FPGA)  
キーワード(2)(和/英) Magnetic Tunnel Junction (MTJ)素子 / Magnetic Tunnel Junction (MTJ) Device  
キーワード(3)(和/英) Lookup Table (LUT)回路 / Lookup Table (LUT) Circuit  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 鈴木 大輔 / Daisuke Suzuki / スズキ ダイスケ
第1著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第2著者 氏名(和/英/ヨミ) 岡 貴弘 / Takahiro Oka / オカ タカヒロ
第2著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第3著者 氏名(和/英/ヨミ) 羽生 貴弘 / Takahiro Hanyu / ハニュウ タカヒロ
第3著者 所属(和/英) 東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2018-05-25 10:35:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2018-12 
巻番号(vol) vol.118 
号番号(no) no.63 
ページ範囲 pp.59-64 
ページ数
発行日 2018-05-17 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会