| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-07-26 14:10 Compensation of Temperature Induced Flipping-Bits in CMOS SRAM PUF by NMOS Body-Bias ○Xuanhao Zhang・Xiang Chen・Hanfeng Sun・Hirofumi Shinohara（Waseda Univ.）  ISEC2018-41 SITE2018-33 HWS2018-38 ICSS2018-44 EMM2018-40 |
|
| 抄録 | （和） | PUF suffers from flipping-bits caused by temperature changes which degrade the stability of output. This paper proposes a new method to reduce flipping-bits of SRAM PUF by applying body-bias to nMOS. Correlation between temperature coefficient of Vth and body-bias coefficient is verified using 130nm CMOS technology, and the feasibility of applying body-bias to reduce flipping-bits is confirmed. According to a 1Kbit CMOS SRAM PUF evaluation, flipping-bits at higher temperatures is reduced by applying specific body-bias voltages. At 60?C, by applying body-bias only to nMOS, a maximum of 42% reduction of flipping-bits was observed. |
| （英） | PUF suffers from flipping-bits caused by temperature changes which degrade the stability of output. This paper proposes a new method to reduce flipping-bits of SRAM PUF by applying body-bias to nMOS. Correlation between temperature coefficient of Vth and body-bias coefficient is verified using 130nm CMOS technology, and the feasibility of applying body-bias to reduce flipping-bits is confirmed. According to a 1Kbit CMOS SRAM PUF evaluation, flipping-bits at higher temperatures is reduced by applying specific body-bias voltages. At 60?C, by applying body-bias only to nMOS, a maximum of 42% reduction of flipping-bits was observed. | |
| キーワード | （和） | SRAM PUF / Flipping-Bits / Threshold Voltage / Body-Bias / Temperature / / / |
| （英） | SRAM PUF / Flipping-Bits / Threshold Voltage / Body-Bias / Temperature / / / | |
| 文献情報 | 信学技報, vol. 118, no. 153, HWS2018-38, pp. 333-336, 2018年7月. | |
| 資料番号 | HWS2018-38 | |
| 発行日 | 2018-07-18 (ISEC, SITE, HWS, ICSS, EMM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2018-41 SITE2018-33 HWS2018-38 ICSS2018-44 EMM2018-40 |
|
| 研究会情報 | |
| 研究会 | HWS ISEC SITE ICSS EMM IPSJ-CSEC IPSJ-SPT |
| 開催期間 | 2018-07-25 - 2018-07-26 |
| 開催地（和） | 札幌コンベンションセンター |
| 開催地（英） | Sapporo Convention Center |
| テーマ（和） | セキュリティ、一般 |
| テーマ（英） | Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2018-07-HWS-ISEC-SITE-ICSS-EMM-CSEC-SPT |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Compensation of Temperature Induced Flipping-Bits in CMOS SRAM PUF by NMOS Body-Bias |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SRAM PUF / SRAM PUF |
| キーワード(2)（和/英） | Flipping-Bits / Flipping-Bits |
| キーワード(3)（和/英） | Threshold Voltage / Threshold Voltage |
| キーワード(4)（和/英） | Body-Bias / Body-Bias |
| キーワード(5)（和/英） | Temperature / Temperature |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Xuanhao Zhang / Xuanhao Zhang / |
| 第1著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | Xiang Chen / Xiang Chen / |
| 第2著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | Hanfeng Sun / Hanfeng Sun / |
| 第3著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | Hirofumi Shinohara / Hirofumi Shinohara / |
| 第4著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-07-26 14:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | ISEC2018-41, SITE2018-33, HWS2018-38, ICSS2018-44, EMM2018-40 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.151(ISEC), no.152(SITE), no.153(HWS), no.154(ICSS), no.155(EMM) |
| ページ範囲 | pp.333-336 |
| ページ数 | 4 |
| 発行日 | 2018-07-18 (ISEC, SITE, HWS, ICSS, EMM) |
[研究会発表申込システムのトップページに戻る]