講演抄録/キーワード |
講演名 |
2018-11-08 11:20
[招待講演]酸化物半導体/IV族半導体を用いた超低消費電力トンネルトランジスタの提案と素子設計 ○加藤公彦・松井裕章・田畑 仁・竹中 充・高木信一(東大) SDM2018-66 エレソ技報アーカイブへのリンク:SDM2018-66 |
抄録 |
(和) |
本研究では,超低消費電力な集積回路実現に向け,酸化物半導体と IV 族半導体を組み合わせた Type-II エネルギーバンド構造を有する新しいトンネル電界効果トランジスタ(TFET)を提案する.酸化物半導体とIV族半導体を積層したbilayer 構造により,ゲートに対して垂直なトンネリングが活用可能であり,steep-slope トランジスタとして高いポテンシャルを有する.TCAD シミュレーションと素子作製・動作実証を並行して行い,材料選択や不純物濃度などの基礎的な素子パラメータに加え,膜厚不均一性や界面欠陥など素子作製時に生じる課題と電気特性に与える影響を広く調査し,高性能素子実現に向けた素子設計指針を示す. |
(英) |
A novel bilayer tunneling field effect transistor (TFET) employing an attractive material combination of oxide-semiconductors and group-IV-semiconductors with type-II energy band alignment is proposed, in this study. Based on TCAD simulation and experimental demonstration, high potential of the proposed bilayer TFET as a steep-slope device and impacts of key device parameters such as energy band alignment and impurity concentration on electrical performance of the bilayer TFET have been widely studied. Also, influences of channel thickness non-uniformity and interface state, which could be critical issues for realistic device fabrication, have been investigated. This comprehensive understanding leads a clear guideline for device design of high-performance bilayer TFETs. |
キーワード |
(和) |
トンネルトランジスタ / Steep-slope / 酸化物半導体 / IV族半導体 / / / / |
(英) |
Tunneling transistor / Steep-slope / Oxide semiconductor / Group-IV semiconductor / / / / |
文献情報 |
信学技報, vol. 118, no. 291, SDM2018-66, pp. 11-16, 2018年11月. |
資料番号 |
SDM2018-66 |
発行日 |
2018-11-01 (SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2018-66 エレソ技報アーカイブへのリンク:SDM2018-66 |