| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-11-09 14:20 ［招待講演］強誘電体の負性容量を用いたトランジスタのデバイスシミュレーション ○服部淳一・池上 努・福田浩一・太田裕之・右田真司・浅井栄大（産総研）  SDM2018-74 |
|
| 抄録 | （和） | ゲート絶縁膜の一つに強誘電体膜を持ち，その負性容量状態を利用する負性容量トランジスタについて，その振る舞いをシミュレーションする方法を検討し，TCAD（technology computer-aided design）システムの提供するデバイス・シミュレータに容易に組み込める方法を提案する．この方法では，強誘電体における分極の振る舞いはLandau-Khalatnikov方程式で記述され，それはPoisson方程式や電流連続式に代表されるデバイス支配方程式の一つとしてともに解かれる．そして，負性容量トランジスタを実際にシミュレーションし，望まれる急峻スイッチングの実現可能性を示す．また，強誘電体の分極場における分域構造の形成に寄与する因子をシミュレーションに導入することで，提案する方法の優れた拡張性を示す． |
| （英） | We consider the method to simulate negative-capacitance field-effect transistors (NC FETs) harnessing negative capacitance of a ferroelectric film used as a gate insulator and propose a method completely applicable to technology computer-aided design device simulators. In this method, the behavior of the polarization in ferroelectrics is described by a Landau-Khalatnikov equation and it can be solved simultaneously with the other equations governing NC FETs such as the Poisson equation and electron and hole current continuity equations. We simulate NC FETs using the method and show the possibility of their expected steep-slope switching. Also, owing to its high extensibility, the proposed method enables the device simulators to take into account a factor related to the domain structure formation in the polarization field of ferroelectrics. | |
| キーワード | （和） | 強誘電体 / 負性容量 / 電界効果トランジスタ / デバイスシミュレーション / TCAD / / / |
| （英） | ferroelectrics / negative capacitance / field-effect transistors / device simulation / TCAD / / / | |
| 文献情報 | 信学技報, vol. 118, no. 291, SDM2018-74, pp. 47-52, 2018年11月. | |
| 資料番号 | SDM2018-74 | |
| 発行日 | 2018-11-01 (SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2018-74 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2018-11-08 - 2018-11-09 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | プロセス・デバイス・回路シミュレーションおよび一般 |
| テーマ（英） | Process, Device, Circuit simulation, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2018-11-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 強誘電体の負性容量を用いたトランジスタのデバイスシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Device Simulation of Field-Effect Transistor Using Ferroelectric Negative Capacitance |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 強誘電体 / ferroelectrics |
| キーワード(2)（和/英） | 負性容量 / negative capacitance |
| キーワード(3)（和/英） | 電界効果トランジスタ / field-effect transistors |
| キーワード(4)（和/英） | デバイスシミュレーション / device simulation |
| キーワード(5)（和/英） | TCAD / TCAD |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 服部 淳一 / Junichi Hattori / ハットリ ジュンイチ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 池上 努 / Tsutomu Ikegami / イケガミ ツトム |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 福田 浩一 / Koichi Fukuda / フクダ コウイチ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | 太田 裕之 / Hiroyuki Ota / オオタ ヒロユキ |
| 第4著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 第5著者 氏名（和/英/ヨミ） | 右田 真司 / Shinji Migita / ミギタ シンジ |
| 第5著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 第6著者 氏名（和/英/ヨミ） | 浅井 栄大 / Hidehiro Asai / アサイ ヒデヒロ |
| 第6著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) AIST (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-11-09 14:20:00 |
| 発表時間 | 60分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2018-74 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.291 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2018-11-01 (SDM) |
[研究会発表申込システムのトップページに戻る]